快閃記憶體應用的問題，透過圖書和論文來找解法和答案更準確安心。 我們找到下列懶人包和總整理

創新的人生：從田庄囝仔到台大副校長、學界的技轉王，唯有不安於現狀，才能不斷超越自己，開創更好的人生!

為了解決快閃記憶體應用的問題，作者陳良基 這樣論述：

沒有「最好」的自己， 只有「更好」的自己！ 　　從田庄囝仔到台大副校長、學界的技轉王， 　　唯有不安於現狀，才能不斷超越自己，開創更好的人生！ 　　20餘位各界名人一致強力推薦！ 　　60週年 　　紀念出版 　　創新，是跳脫既有思路的框框， 　　創新，是勇於突破現狀， 　　跨越界線，創造更好的未來！ 　　他是「台灣科技創新教父」，也是另類教授，兩度獲頒教育部「國家講座」的最高榮譽。他是學界裡最負盛名的「技轉王」，曾經手近百件技術移轉，並協助兩家新創公司上市。他更是「最會幫台大賺外快的教授」，被他指導過的學生都成為企業爭相聘用的人才。 　　他是陳良基，一個在雲林鄉下艱困環境中

長大的農家子弟，憑藉著堅毅的精神與勤奮的態度，一路從國內CAD領域第一位本土博士，做到國家實驗研究院院長、台大學術副校長。 　　身處在日新月異的科技界，產品週期往往只有十八個月，讓陳良基深刻體認到，唯有不停地創新，個人和企業才能擁有真正的立足之地。因此他不要只是做一個埋頭寫論文的博士，帶領團隊將研究成果化為具體產品，創造數以千萬元計的獲利。他也不要只是做一個照本宣科的教授，鼓勵學生「與其跟大家搶一個工作，不如為社會創造更多工作」，激發學生追逐夢想的熱情。 　　在《創新的人生》這本書中，不僅記錄了他激勵人心的動人經歷，更要告訴大家： 　　「創新」不是名詞，而是動詞！唯有不安於現狀，跳脫舒適

圈，才能不斷超越自己，創造更好的人生！ 名人推薦 　　【明基友達集團董事長】李焜耀、【台北市立成功高級中學校長】李慶宗、【全球一動董事長】何薇玲、【之初創投創辦人】林之晨、【國立台灣師範大學附屬高級中學校長】卓俊辰、【奇景光電董事長】吳炳昇、【全智科技董事長】胡定華、【華碩電腦董事長】施崇棠、【天主教永年高級中學校長】許仁弘、【基亞生物科技董事長】張世忠、【中央研究院院士／美國國家工程院士】張俊彥、【數位時代社長】陳素蘭、【台北市立建國中學校長】陳偉泓、【國立成功大學校長】黃煌煇、【訊連科技董事長】黃肇雄、【國立臺灣大學校長】楊泮池、【群聯電子董事長】潘健成、【聯發科技董事長】蔡明介、【雲

林縣復興國小代理校長】蔡明麟、【鈺創科技董事長／台灣半導體產業協會理事長】盧超群、【王品集團董事長】戴勝益強力推薦！（依姓名筆劃序排列） 　　陳老師，一個擇善固執、堅持改革，絕不被現狀所拘束的另類教授。我常好奇是怎麼樣的人生經驗，形塑了他這樣獨特的性格，直到今次讀完他這本《創新的人生》，一切的謎底才終於揭曉。──【之初創投創辦人】林之晨 　　從雲林縣褒忠鄉的農村子弟，成長為國際電子數位影像科技大師和學術教育宗師，我們在作者成功身影的背後看到的是：態度、努力、知識、創新、膽識和堅持。──【基亞生物科技董事長】張世忠 　　這是一本讓你看了第一篇文章就急著想要一口氣讀完的一本書！這本書讓我看到

了一個負有使命卓越教師的生命故事；也是一個給予學生不同機會的杏壇故事。一個農家小孩刻苦向上的成長故事；也是一個離家求學努力奮鬥的勵志故事。一個研究發展產業創新的結盟故事；也是一個鼓勵夢想從無到有的冒險故事。──【台北市立建國中學校長】陳偉泓 　　陳教授從中小學到成大的碩博士教育，都經過嚴謹的歷練，奠定扎實的學術基礎，並在不同的城鄉環境中安身，進而體會如何精進自我，突破窠臼，以尋求創新的呈現，因而造就陳教授體內創新的基因，屢屢出現令人驚豔的成果。──【國立成功大學校長】黃煌煇 　　陳教授鼓勵大家，勇於跳脫舒適圈，追求不斷創新的人生；他本身也自我實踐，在教育這條路上不斷創新，為年輕人開闢創新的

道路，這種強烈的使命感和拓荒者精神，我深深佩服！──【臺灣大學校長】楊泮池 　　誰說八年級生是草莓族？他們缺乏的只是適時的啓發及引導，他們在陳老師課程中所聽到看到學到的正是點燃了他們新創動能的火苗！──【群聯電子董事長】潘健成 　　正如陳良基教授所說，凡事堅持與執行力是二個不可缺少的要素。而「過程」與「結果」一樣重要，因為結果是一時的，但過程中所受到的訓練與收獲，卻是影響一生且受用無窮。──【王品集團董事長】戴勝益

快閃記憶體應用進入發燒排行的影片

應用於NAND型快閃記憶體系統之BCH編解碼器之研究

為了解決快閃記憶體應用的問題，作者楊其衡 這樣論述：

在 NAND 型快閃記憶體系統中,由於製程科技不斷進步以及多階儲存單元技 術不斷突破,其元件資料儲存密度大幅提升,單位成本也因此大幅降低。伴隨著 些進步而來,NAND 型快閃記憶體的可靠度以及使用壽命也因此大受影響。由於 其元件特性使然,在 NAND 型快閃記憶體的生命週期中,錯誤發生機率隨時間 逐漸提高。因此,支援多種不同的更錯能力被視為 BCH 編解碼器設計上的一大 重點。如此一來,在不同的錯誤發生機率情況下,便能提供適合的更錯能力,以 避免不必要的時間與功耗上的浪費。然而,支援多種不同的更錯能力常常伴隨著 硬體龐大的代價。針對此一需求,本論文藉由運用有限域中的最小多項式作為編 解碼運算

的基本單元,提出一系列適用於編碼器、徵兆值計算器、簡氏搜尋等部 分的多更錯能力硬體架構。根據 UMC 65 nm CMOS 製程實作結果與量測數據, 本論文提出的支援 1 至 24 位元更錯能力之 BCH 編解碼器晶片,以及支援 60 至 84 位元更錯能力之 BCH 編解碼器僅需 73.0K 與 168.6K 單位邏輯閘的硬體複雜 度,可分別達到 1.33 Gb/s 與 1.60 Gb/s。在大多數情況下,應用於 NAND 型快閃記憶體系統之 BCH 編解碼器常被設 計為三級管線化架構以提升解碼器之資料吞吐量。在此情形之下,管線之時間延 遲往往是由徵兆值計算器與簡氏搜尋兩大部分所決定。因此,

如何充分運用有限 的時間延遲條件,將關鍵方程求解器這個被視為 BCH 解碼器中最具運算複雜度 的部分運用最低的硬體資源完成運算,是 BCH 解碼器硬體設計上的一大課題。 針對這點,相較於現有文獻以及產業界慣用無倒數 BM(iBM)演算法,本論文提 出運用低複雜度的混合域除法器搭配原始的 BM 演算法,成功地大幅降低運算過 程中需要處理的乘法數目,也因此有效降低所需的硬體資源。根據 UMC 90 nm CMOS 製程實作結果,本論文提出的(9200, 8192, 72)單模式 BCH 編解碼器可在 147.8K 的硬體複雜度之下,達到 3.08 Gb/s 的資料吞吐量。藉由進一步簡化控制 邏輯,

本論文提出之 24/48/60/72 位元更錯 BCH 編解碼器晶片更是僅需 124.7K 之硬體複雜度。針對固態硬碟之極高資料吞吐量的應用特性,本論文提出之適用於低時間延 遲關鍵方程求解器的截斷式簡化無倒數 BM 演算法(Truncated Simplified Inversion-less Berlekamp-Massey, TSiBM)除了比起先前相關文獻大幅降低達 40% 之硬體複雜度外,亦能有效應用於本文提出之多通道 BCH 編解碼器。根據 UMC 90 nm CMOS 製程實作結果,適用於(18244, 16384, 124) BCH 碼之 TSiBM 關鍵方 程求解器僅需 243

.3K 單位邏輯閘。將其應用於八通道 BCH 編解碼器環境之下, 平均每個通道之 BCH 編解碼器複雜度僅 264.3K 單位邏輯閘,比起常用的三級管 線化架構,其硬體減少幅度達 20.5%。本文所提出之針對 NAND 型快閃記憶體應用的各種 BCH 硬體架構及演算 法,據實作結果證明,除了具備極具競爭力的硬體複雜度之外,更能提供強大的 錯誤更錯能力。

為自己爭氣 (獨家限量名片碟版)

為了解決快閃記憶體應用的問題，作者潘健成,洪懿妍 這樣論述：

小子CEO的熱血告白！只要有夢想，路就不會太遙遠！ 　　世代務農的馬來西亞僑生潘健成，19歲時帶著台幣12萬元到台灣讀大學，26歲時與四個同學創立群聯電子公司，十年後的2010年，群聯年營業額318億元。潘健成寫下勇敢勵志的創業故事，群聯的創業故事就是現年37歲潘健成的人生故事，這個故事裡有： ★他寒微時的渴望　　潘健成生平第一付眼鏡是與父親一起摘野菜換來的，永遠記得父親的教誨「人不會窮一輩子，努力做自然就會有！」 ★在年輕時的猶疑　　他隨時準備兩張名片，一張有名有頭銜，一張只有名字，因為許多人看到他的總經理頭銜只是冷眼相待。 ★常保謙卑感恩的心態　　他認為困境時若有人送你兩個饅頭，你絕不

能在順境時只還人家三個饅頭，恩典不是這樣還的吧！ ★不受威逼的膽識　　他說：「如果你跟我講一件事，是拿一把槍指著我，我絕對拿兩把指回你，但如果你跟我好好說，我沒問題的。」 　　本書由潘健成口述、《Cheers雜誌》資深主編洪懿妍採訪整理，紀錄潘健成與群聯電子十年之間的拼搏和奮鬥歷程，內容主題涵蓋了創業可能面對的所有課題，包括資金的籌募、侵權官司的因應與防範、團隊的組合、人脈的形成、商業模式的產生、企業經營者角色的轉變…….。其中有渴望、恐懼、懷疑，有謙卑、感恩，更有不向困難低頭的執著和膽識。走過驚險起伏的創業路。 　　潘健成在書中坦承曾有過恐懼，市場上一有風吹草動就害怕沒有明天，也坦承有仇必報

地對競爭者發動價格戰。他真誠而不隱晦，和盤托出創業初期最困擾他的智財權官司及金融海嘯前幾乎滅頂的經營重挫。書中保留了青年創業家曾吞下的痛苦和惶恐，更有青年創業家的犀利和自信。他說，他跟群聯人都沒有破表的智商或天生的英才，只有堅持下去的拼勁與傻勁，這股力量把群聯打造成亞太地區最大的快閃記憶體應用產品公司，同時也讓群聯在2010年登上美國商業週刊「世界科技一百強」排行榜的第六十五名。 　　這段從12萬元到年營業額318億的真實歷程，不只是創業的故事，更是一個讓人奮勇向前的故事。 本書特色 　　博客來獨家限量銷售　　獻給所有在職場等待機會的年輕人 　　年輕，給人家第一眼的印象，就是很難被信任。　　潘

健成總是準備兩張名片， 一張有頭銜、一張只有名字，　　因為許多人看到他這樣的年輕總經理， 總是冷眼相待。 　　而他總是告訴自己：『別人愈不看好，愈要撐下去，我們要證明說，我們至少有可能是對的。簡單講，那是一種骨氣問題 。』 　　然後用實際的行動和表現，　　破除了那些當初不看好人們的疑惑。 　　現在 你也可以和潘健成一樣，　　用一個名片碟，賭個有信心、但又充滿未知的未來。　　勇敢地為自己爭一口氣！ 作者簡介 口述/潘健成 　　群聯電子公司董事長。 　　1974年生於馬來西亞雪蘭莪州適耕莊，1997年新竹交通大學控制工程學系畢業，1999年交大電控工程碩士。 　　2000年26歲，與伍漢維、許智

仁、楊俊勇、歐陽志光共同創辦群聯電子公司。 　　2008年以最年輕的年紀，入選為交大在台建校五十週年的五十位傑出校友。 　　曾獲頒中華民國科技管理學會院士、國家十大傑出經理獎的總經理獎、馬來西亞傑出青年、安永年度創業家大獎等。 採訪整理/洪懿妍 　　國立政治大學英語系學士暨新聞研究所碩士。曾任《天下雜誌》資深記者暨召集人，現為《Cheers雜誌》資深主編。著有《創新引擎》，譯作包括《未來管理》、《大行銷時代》、《領袖魅力》、《培養小孩的責任感》、《海星與蜘蛛》、《成功的毒蘋果》、《低價中國》、《豐田供應鏈管理》等。

高介電稀土氧化物薄膜於銦鎵鋅氧化物薄膜電晶體與快閃記憶體應用

為了解決快閃記憶體應用的問題，作者陳發祥 這樣論述：

Contents指導教授推薦書論文口試委員會審定書Acknowledgment iiiChinese Abstract vEnglish Abstract viiContents xFigure &; Table Captions xiiiChapter 1 Introduction1.1 Background 11.2 Device structure and theory 41.3 Motivation 51.4 Thesis organization and contributions 8Chapter 2 Structural and Electrical C

haracteristics of High-k Er2O3 and ErTixOy Gate Dielectrics for α-IGZO TFTs2.1 Introduction 162.2 Definition of electrical parameters 172.3 Experiments 192.4 Results and discussion 21 2.4.1 Influence of annealing temperature on ErTixOy α-IGZO TFTs 21 2.4.2 Characterization of Er

2O3 and Er2TiO5 α-IGZO TFTs 252.5 Summary 29Chapter 3 Impact of Ti Doping in Sm2O3 Dielectric for α-IGZO TFTs3.1 Introduction 413.2 Experiments 433.3 Results and discussion 44 3.3.1 Characterization of Sm2O3 α-IGZO TFTs 44 3.3.2 Characterization of SmTixOy α-IGZO TFTs 50

3.3.3 Reliability characteristics of Sm2O3 and SmTixOy α-IGZO TFTs....553.4 Summary 62Chapter 4 Reliability Characteristics of -IGZO TFTs under Bias Stress4.1 Introduction 844.2 Experiments 854.3 Results and discussion 854.4 Summary 89Chapter 5 High-k SmTiO3 Charge Trapping Layer o

n α-IGZO TFTs for Flash Memory Applications5.1 Introduction 975.2 Experiments 985.3 Results and discussion 995.4 Summary 102Chapter 6 Conclusions and Future Works6.1 Conclusions 1126.1.1 High-k Er2TiO5 gate dielectrics for α-IGZO TFTs applications 1126.1.2 High-k Sm2O3 and SmTixOy

gate dielectrics for α-IGZO TFTs applications 1126.1.3 Environment effect on α-IGZO TFTs under gate-bias stress 1146.1.4 High- SmTiO3 charge trapping layer for -IGZO TFT flash memory devices applications 1146.2 Future works 115Reference 116List of publications 131Figure and Table

CaptionsChapter 1Fig. 1-1 Cross section of TFT-LCD.Fig. 1-2 Possible candidate elements for metal oxide semiconductor material.Fig. 1-3 Schematics orbital of carrier transport in crystalline and amorphous structure for (a) silicon and (b) metal oxide semiconductor.Fig. 1-4 (a) uFE and (

b) VON of IGZO TFTs with different compositions.Fig. 1-5 Schematics of four common TFT structures.Fig. 1-6 Schematic of system on glass (SOG) technology for sheet computer application (reference from Toshiba, 2002).Fig. 1-7 Process flow of high-k IGZO TFTs.Fig. 1-8 Process flow of high-k

IGZO TFT memory devices.Table. 1.1 Compared TFTs performances with different active layer.Chapter 2Fig. 2-1 Process flow and α-IGZO TFT structure with high-k ErTixOy gate dielectric.Fig. 2-2 Process flow and α-IGZO TFT structure with high-k Er2O3 and ErTixOy gate dielectric.Fig. 2-3 XRD

of ErTixOy dielectric films annealed at various temperatures in O2 ambient.Fig. 2-4 2D AFM surface images of ErTixOy films for (a) as-deposited and annealed at (b) 200° C (c) 300 °C (d) 400 °C.Fig. 2-5 3D AFM surface images of ErTixOy films for (a) as-deposited and annealed at (b) 200° C (c)

300 °C (d) 400 °C.Fig. 2-6 XPS spectra of (a) Er 4d, (b) Ti 2p, and (c) O 1s for ErTixOy films before and after different annealing temperatures in O2 ambient.Fig. 2-7 J–V curves of Al/ErTixOy/TaN capacitors annealed at various temperatures.Fig. 2-8 C–V curves of Al/ErTixOy/TaN capacitors a

nnealed at various temperatures.Fig. 2-9 Transfer characteristics of ErTixOy IGZO TFT devices annealed at various temperatures.Fig. 2-10 Drain current–drain voltage (IDS-VDS) characteristics for an ErTixOy IGZO TFT device after annealing at 400 °C.Fig. 2-11 Threshold voltage shift as a func

tion of stress time for ErTixOy IGZO TFT devices annealed at various temperatures.Fig. 2-12 (a) The schematic plot and (b) band diagram of an ErTixOy IGZO TFT after dc voltage stress.Fig. 2-13 XRD patterns of Er2O3 and Er2TiO5 dielectric films.Fig. 2-14 AFM surface images of (a) Er2O3 and (

b) Er2TiO5 films.Fig. 2-15 XPS spectra of (a) Er 4d5/2 and (b) O 1s for Er2O3 and Er2TiO5 dielectric films.Fig. 2-16 (a) Capacitance–voltage curves and (b) current-voltage characteristics of Al/Er2O3/TaN and Al/Er2TiO5/TaN structures devices.Fig. 2-17 (a) Transfer characteristics (IDS-VGS)

of high-k Er2O3 and Er2TiO5 α-IGZO TFT devices. (b) Output characteristics (IDS–VDS) of high-k Er2O3 and Er2TiO5 α-IGZOTFT devices.Fig. 2-18 Threshold voltage shift and current drive degradation as a function of stress time for high-k Er2O3 and Er2TiO5 α-IGZO TFT devices.Fig. 2-19 Structural m

odel of the (a) Er2O3 surface and (b) Er2TiO5 surface.Table. 2.1 Comparison of device parameters for IGZO TFTs fabricated with SiO2, Si3N4, STS, HfLaO, Er2O3, and Er2TiO5 gate dielectric.Chapter 3Fig. 3-1 Three-dimensional view of high-k Sm2O3 α-IGZO TFT device.Fig. 3-2 Three-dimensional vi

ew of high-k SmTixOy α-IGZO TFT device.Fig. 3-3 XRD patterns of Sm2O3 films annealed at different temperatures.Fig. 3-4 3D AFM images of Sm2O3 films annealed at (a) 100 °C, (b) 200 °C, (c) 300 °C, and (d) 400 °C.Fig. 3-5 2D AFM images of Sm2O3 films annealed at (a) 100 °C, (b) 200 °C, (c) 3

00 °C, and (d) 400 °C.Fig. 3-6 XPS of (a) Sm 3d, and (b) O 1s in Sm2O3 films annealed at different temperatures.Fig. 3-7 J-V curves of Al/Sm2O3/TaN capacitor devices annealed at different temperatures.Fig. 3-8 C-V curves of Al/Sm2O3/TaN capacitors annealed at different temperatures.Fig. 3-9

Transfer characteristics of high-k Sm2O3 α-IGZO TFT devices annealed at different temperatures.Fig. 3-10 Output characteristics of high- Sm2O3 -IGZO TFT devices annealed at different temperatures.Fig. 3-11 Dependence of (a) threshold voltage, (b) Ion/Ioff ratio, (c) subthreshold slop, an

d (d) Ion of high-k Sm2O3 α-IGZO TFT on different annealing temperatures.Fig. 3-12 Dependence of (a) VTH, (b) Ion/Ioff ratio, (c) SS, and (d) Ion of Sm2O3 α-IGZO TFT annealed at 100 ℃ on different channel length.Fig. 3-13 Dependence of (a) VTH, (b) Ion/Ioff ratio, (c) SS, and (d) Ion of Sm2O3

α-IGZO TFT annealed at 200 ℃ on different channel length.Fig. 3-14 Dependence of (a) VTH, (b) Ion/Ioff ratio, (c) SS, and (d) Ion of Sm2O3 α-IGZO TFT annealed at 300 ℃ on different channel length.Fig. 3-15 Dependence of (a) VTH, (b) Ion/Ioff ratio, (c) SS, and (d) Ion of Sm2O3 α-IGZO TFT annea

led at 400 ℃ on different channel length.Fig. 3-16 Influence of gas molecular on high-k Sm2O3 α-IGZO TFT.Fig. 3-17 Dependence of Ion/Ioff ratio of high-k Sm2O3 α-IGZO TFT annealed at (a) 100 °C, (b) 200 °C, (c) 300 °C, and (d) 400 °C on same channel width and length (W/L) ratio.Fig. 3-18 Sc

hematic of leakage current in Sm2O3 α-IGZO TFT at (a) off and (b) on state. (c) Schematic of layerout for S/D overlap region.Fig. 3-19 Threshold voltage shift as a function of stress time for high-k Sm2O3 α-IGZO TFT devices annealed at different temperatures under VG=10 V stress.Fig. 3-20 (a)

The cross-sectional view of IGZO TFT devices with smooth and rough Sm2O3 surfaces. (b) The schematic band diagrams of IGZO TFTs with smooth and rough Sm2O3 surfaces under a gate voltage stress.Fig. 3-21 XRD patterns of SmTixOy films annealed at 200 and 400 °C.Fig. 3-22 2D AFM surface images of

SmTixOy films annealed at (a) 200 and (b) 400 °C.Fig. 3-23 3D AFM surface images of SmTixOy films annealed at (a) 200 and (b) 400 °C.Fig. 3-24 XPS spectra of (a) Sm 3d5/2 and (b) O 1s for SmTixOy films annealed at 200 and 400 °C.Fig. 3-25 (a) Capacitance–voltage curves and (b) current-volt

age characteristics of Al/SmTixOy/TaN capacitors annealed at 200 and 400 °C.Fig. 3-26 (a) Transfer (IDS-VGS) and (b) output (IDS–VDS) characteristics of high- SmTixOy -IGZO TFT devices annealed at 200 and 400 °C.Fig. 3-27 Threshold voltage shift as a function of stress time for SmTixOy -IGZ

O TFT devices annealed at 200 and 400 °C.Fig. 3-28 XRD patterns of Sm2O3 and Ti:Sm2O3 dielectric films.Fig. 3-29 AFM surface images of (a) Sm2O3 and (b) Ti:Sm2O3 films.Fig. 3-30 XPS spectra of (a) Sm 3d, and (b) O 1s for Sm2O3 and Ti:Sm2O3 films.Fig. 3-31 Transfer characteristics of a hi

gh-k Sm2O3 α-IGZO TFT device for different stress times, performed under (a) VGS=5 V and VDS=5 V stress, (b) VGS=10 V and VDS=0 V stress, (c) VGS=10 V and VDS=5 V stress, and (d) VGS=10 V and VDS=10 V stress.Fig. 3-32 Variations of the threshold voltage and off current as function of stress time

for a high-k Sm2O3 α-IGZO TFT device performed under different stressing conditions.Fig. 3-33 Transfer characteristics of high-k Sm2O3 α-IGZO TFT devices measured in (a) atmosphere and (b) vacuum ambience at VGS=VDS=10V stress. I-V characteristics of high- Ti:Sm2O3 α-IGZO TFT devices measured in

(c) atmosphere and (d) vacuum ambience at VGS=VDS=10V stress.Fig. 3-34 Variations of the threshold voltage and off current as function of stress time for high-k (a) Sm2O3 and (b) Ti:Sm2O3 α-IGZO TFT devices performed under different measurement ambience.Fig. 3-35 Transfer characteristics of a

high-k Sm2O3 α-IGZO TFT device before and after 405 nm illumination.Fig. 3-36 Energy band diagram of a-IGZO TFT device with Sm2O3 gate dielectric. (a) after VGS=VDS=10V short time stress (100s). Creation of extra defect (oxygen vacancy) within the IGZO channel film. (c) 60 s recovery time after

end of pervious VGS=VDS=10V stress. (d) Energy band diagram of Ti:Sm2O3 α-IGZO TFT device after voltage stress.Table. 3.1 Comparison of device parameters for IGZO TFTs fabricated with a SiO2, SiNx, ZrO2, HfO2, HfLaO, Ta2O5/SiO2, SiO2/TiO2/SiO2, and SmTixOy.Chapter 4Fig. 4-1 Schematic cross-sec

tion of Inverted coplanar α-IGZO TFT device with BCPL and passivation layer.Fig. 4-2 Transfer characteristics of α-IGZO TFT device as a function of stress times under (a) VGS = -35 V and (b) VGS = 35 V stress conditions.Fig. 4-3 Variations of the threshold voltage as a function of stress time

for α-IGZO TFT devices under different (a) negative and (b) positive gate bias stresses.Fig. 4-4 Variations of threshold voltage for α-IGZO TFT devices after 35 V stress for 1000s with different channel (a) length and (b) width.Fig. 4-5 Transfer characteristics of α-IGZO TFT devices measured i

n oxygen ambiance.Fig. 4-6 Transfer characteristics of α-IGZO TFT devices measured in nitrogen ambiance.Fig. 4-7 Transfer characteristics of α-IGZO TFT devices measured in (a) different vacuum level and (b) vacuum ambience before and after VGS = 35V stress.Fig. 4-8 Drain and gate current of

α-IGZO TFT device after exposure in 100% RH for 5 hr.Fig. 4-9 Transfer and transconductance characteristics of α-IGZO TFT device after exposure in 100% RH for 5 hr under VGS=35V stress.Fig. 4-10 SIMS profiles of the α-IGZO TFT device.Fig. 4-11 Schematic diagram of H2O molecules induced ext

ra electron carriers model for α-IGZO TFT device.Fig. 4-12 Illumination tests of α-IGZO TFTs under a light wavelength of (a) 617 nm, (b) 505 nm, (c) 405 nm, and (d) 365 nm.Chapter 5Fig. 5-1 Process flow and schematic structure of the IGZO TFT nonvolatile memory with a high-k SmTiO3 charge trap

ping layer.Fig. 5-2 XRD pattern of SmTiO3 dielectric film.Fig. 5-3 XPS spectra of (a) Sm 3d and (b) O 1s for SmTiO3 film.Fig. 5-4 3D AFM image of SmTiO3 film.Fig. 5-5 Transfer characteristics of IGZO TFT nonvolatile memories with/without a SmTiO3 charge trapping layer.Fig. 5-6 Transfe

r characteristics of high-k SmTiO3 IGZO TFT memory device as a function of programming time under voltage of 9 V.Fig. 5-7 Transfer characteristics of high-k SmTiO3 IGZO TFT memory device as a function of programming time under voltage of 12 V.Fig. 5-8 Transfer characteristics of high-k SmTiO3

IGZO TFT memory device as a function of programming time under voltage of 15 V.Fig. 5-9 Threshold voltage shift of high-k SmTiO3 IGZO TFT nonvolatile memory as a function of the programming time.Fig. 5-10 Transfer characteristics of high-k SmTiO3 IGZO TFT memory device as a function of erasing

time under voltage of -9 V.Fig. 5-11 Transfer characteristics of high- SmTiO3 IGZO TFT memory device as a function of erasing time under voltage of -12 V.Fig. 5-12 Transfer characteristics of high- SmTiO3 IGZO TFT memory device as a function of erasing time under voltage of -15 V.Fig. 5-13

Threshold voltage shift of high- SmTiO3 IGZO TFT nonvolatile memory as a function of the erasing time.Fig. 5-14 The energy band diagram of high-k SmTiO3 IGZO TFT memory under programming state.Fig. 5-15 The energy band diagram of high-k SmTiO3 IGZO TFT memory under erasing state.Fig. 5-16

Transfer characteristics of high-k SmTiO3 IGZO TFT memory device as a function of retention time after programming voltage at 15 V.Fig. 5-17 Retention curve plotted as a function of time for high-k SmTiO3 IGZO TFT memory device.