歡迎來到演算法、軟體和硬體三位一體的未來世界論文書籍站
cd/dvd驅動程式的問題，透過圖書和論文來找解法和答案更準確安心。 我們找到下列懶人包和總整理
cd/dvd驅動程式的問題，我們搜遍了碩博士論文和台灣出版的書籍，推薦何賓寫的 Xilinx Zynq-7000嵌入式系統設計與實現：基於Arm Cortex-A9雙核處理器和Vivado的設計方法（第二版） 和瑞佩爾（主編）的 新能源電動汽車混合動力汽車維修資料大全：國內品牌都 可以從中找到所需的評價。
另外網站【茶包射手日記】用USB 安裝Win10 找不到媒體驅動程式也說明：... 驅動程式，如果您有包含驅動程式CD、DVD 或USB 快閃磁碟機，請立即插入。注意：如果Windows 安裝媒體位於DVD 光碟機或USB 磁碟機中，在此步驟可放心地 ...
這兩本書分別來自電子工業 和化學工業所出版 。
國立臺灣大學 機械工程學研究所 廖先順所指導 黃冠騰的 像散式光學輪廓儀之量化高度量測方法之設計與開發 （2018），提出cd/dvd驅動程式關鍵因素是什麼，來自於光學輪廓儀、反射率、DVD讀取頭、像散原理。
而第二篇論文國立聯合大學 電子工程學系碩士班 陳榮堅所指導 廖志豪的 可變架構里德索羅門編解碼器硬體實現 （2014），提出因為有 RS 碼、GF乘法、錯誤更正、可變架構的重點而找出了 cd/dvd驅動程式的解答。
最後網站How to Download & Update DVD & CD Drivers則補充：To troubleshoot the issue, updating the CD ROM driver for Windows 10 is suggested. Here we will discuss the best ways to update CD and DVD ...
Xilinx Zynq-7000嵌入式系統設計與實現：基於Arm Cortex-A9雙核處理器和Vivado的設計方法（第二版）
為了解決cd/dvd驅動程式 的問題，作者何賓 這樣論述：
本書是作者在已經出版的《Xilinx Zynq-7000嵌入式系統設計與實現：基於ARM Cortex-A9雙核處理器和Vivado的設計方法》一書的基礎上進行修訂而成的。 本書新修訂後內容增加到30章。修訂後，本書的一大特色就是加入了Arm架構及分類、使用PetaLinux工具在Zynq-7000 SoC上搭建Ubuntu作業系統，以及在Ubuntu作業系統環境下搭建Python語言開發環境，並使用Python語言開發應用程式的內容。 本書修訂後。進一步降低了讀者學習Arm Cortex-A9嵌入式系統的門檻，並引入了在Zynq-7000 SoC上搭建Ubuntu作業系統的新方法。此
外，將流行的Python語言引入到Arm嵌入式系統中，進一步拓寬了在Arm嵌入式系統上開發應用程式的方法。 第1章 Zynq - 7000 SoC設計導論 1 1.1 全可程式設計片上系統基礎知識 1 1.1.1 全可程式設計片上系統的演進 1 1.1.2 SoC與MCU和CPU的比較 3 1.1.3 全可程式設計SoC誕生的背景 4 1.1.4 可程式設計SoC系統技術特點 5 1.1.5 全可程式設計片上系統中的處理器類型 5 1.2 Arm架構及分類 6 1.2.1 M - Profile 7 1.2.2 R - Profile 9 1.2.3 A - Profile
10 1.3 Zynq - 7000 SoC功能和結構 11 1.3.1 Zynq - 7000 SoC產品分類及資源 12 1.3.2 Zynq - 7000 SoC的功能 12 1.3.3 Zynq - 7000 SoC處理系統PS的構成 14 1.3.4 Zynq - 7000 SoC可程式設計邏輯PL的構成 19 1.3.5 Zynq - 7000 SoC內的互聯結構 20 1.3.6 Zynq - 7000 SoC的供電引腳 22 1.3.7 Zynq - 7000 SoC內MIO到EMIO的連接 23 1.3.8 Zynq - 7000 SoC內為PL分配的信號 28 1.4 Z
ynq - 7000 SoC在嵌入式系統中的優勢 30 1.4.1 使用PL實現軟體演算法 30 1.4.2 降低功耗 32 1.4.3 即時減負 33 1.4.4 可重配置計算 34 第2章 AMBA規範 35 2.1 AMBA規範及發展 35 2.1.1 AMBA 1 36 2.1.2 AMBA 2 36 2.1.3 AMBA 3 36 2.1.4 AMBA 4 37 2.1.5 AMBA 5 38 2.2 AMBA APB規範 40 2.2.1 AMBA APB寫傳輸 40 2.2.2 AMBA APB讀傳輸 42 2.2.3 AMBA APB錯誤回應 43 2.2.4 操作狀態 44
2.2.5 AMBA 3 APB信號 44 2.3 AMBA AHB規範 45 2.3.1 AMBA AHB結構 45 2.3.2 AMBA AHB操作 46 2.3.3 AMBA AHB傳輸類型 48 2.3.4 AMBA AHB猝發操作 50 2.3.5 AMBA AHB傳輸控制信號 53 2.3.6 AMBA AHB位址解碼 54 2.3.7 AMBA AHB從設備傳輸回應 55 2.3.8 AMBA AHB資料匯流排 58 2.3.9 AMBA AHB傳輸仲裁 59 2.3.10 AMBA AHB分割傳輸 64 2.3.11 AMBA AHB復位 67 2.3.12 關於AHB資料匯
流排的位元寬 67 2.3.13 AMBA AHB周邊設備 68 2.4 AMBA AXI4規範 69 2.4.1 AMBA AXI4概述 69 2.4.2 AMBA AXI4功能 70 2.4.3 AMBA AXI4互聯結構 78 2.4.4 AXI4 - Lite功能 79 2.4.5 AXI4 - Stream功能 80 第3章 Zynq - 7000系統公共資源及特性 83 3.1 時鐘子系統 83 3.1.1 時鐘子系統架構 83 3.1.2 CPU時鐘域 84 3.1.3 時鐘程式設計實例 86 3.1.4 時鐘子系統內的生成電路結構 87 3.2 復位子系統 91 3.2.1
重定子系統結構和層次 92 3.2.2 重定流程 93 3.2.3 復位的結果 94 第4章 Zynq調試和測試子系統 95 4.1 JTAG和DAP子系統 95 4.1.1 JTAG和DAP子系統功能 97 4.1.2 JTAG和DAP子系統I/O信號 99 4.1.3 程式設計模型 99 4.1.4 Arm DAP控制器 101 4.1.5 跟蹤埠介面單元（TPIU） 102 4.1.6 Xilinx TAP控制器 102 4.2 CoreSight系統結構及功能 103 4.2.1 CoreSight結構概述 103 4.2.2 CoreSight系統功能 104 第5章 Corte
x - A9處理器及指令集 107 5.1 應用處理單元概述 107 5.1.1 基本功能 107 5.1.2 系統級視圖 108 5.2 Cortex - A9處理器結構 110 5.2.1 處理器模式 111 5.2.2 寄存器 113 5.2.3 流水線 118 5.2.4 分支預測 118 5.2.5 指令和資料對齊 119 5.2.6 跟蹤和調試 121 5.3 Cortex - A9處理器指令集 122 5.3.1 指令集基礎 122 5.3.2 資料處理操作 125 5.3.3 記憶體指令 130 5.3.4 分支 131 5.3.5 飽和算術 133 5.3.6 雜項指令 13
4 第6章 Cortex - A9片上記憶體系統結構和功能 138 6.1 L1快取記憶體 138 6.1.1 快取記憶體背景 138 6.1.2 快取記憶體的優勢和問題 139 6.1.3 記憶體層次 140 6.1.4 快取記憶體結構 140 6.1.5 緩存策略 145 6.1.6 寫和取緩衝區 147 6.1.7 緩存性能和命中速度 147 6.1.8 無效和清除緩存 147 6.1.9 一致性點和統一性點 149 6.1.10 Zynq - 7000中Cortex - A9 L1快取記憶體的特性 151 6.2 記憶體順序 153 6.2.1 普通、設備和強順序記憶體模型 154
6.2.2 記憶體屬性 155 6.2.3 記憶體屏障 155 6.3 記憶體管理單元 159 6.3.1 MMU功能描述 160 6.3.2 虛擬記憶體 161 6.3.3 轉換表 162 6.3.4 頁表入口域的描述 165 6.3.5 TLB構成 167 6.3.6 記憶體訪問順序 169 6.4 偵聽控制單元 170 6.4.1 地址過濾 171 6.4.2 SCU主設備埠 171 6.5 L2快取記憶體 171 6.5.1 互斥L2 - L1快取記憶體配置 173 6.5.2 快取記憶體替換策略 174 6.5.3 快取記憶體鎖定 174 6.5.4 使能/禁止L2快取記憶體控制器
176 6.5.5 RAM訪問延遲控制 176 6.5.6 保存緩衝區操作 176 6.5.7 在Cortex - A9和L2控制器之間的優化 177 6.5.8 預取操作 178 6.5.9 程式設計模型 179 6.6 片上記憶體 180 6.6.1 片上記憶體概述 180 6.6.2 片上記憶體功能 181 6.7 系統位址分配 186 6.7.1 位址映射 186 6.7.2 系統匯流排主設備 188 6.7.3 I/O外設 188 6.7.4 SMC記憶體 188 6.7.5 SLCR寄存器 188 6.7.6 雜項PS寄存器 189 6.7.7 CPU私有寄存器 189 第7章
Zynq - 7000 SoC的Vivado基本設計流程 190 7.1 創建新的工程 190 7.2 使用IP集成器創建處理器系統 192 7.3 生成頂層HDL並匯出設計到SDK 197 7.4 創建應用測試程式 199 7.5 設計驗證 202 7.5.1 驗證前的硬體平臺準備 202 7.5.2 設計驗證的具體實現 203 7.6 SDK調試工具的使用 205 7.6.1 打開前面的設計工程 205 7.6.2 導入工程到SDK 205 7.6.3 建立新的記憶體測試工程 205 7.6.4 運行記憶體測試工程 206 7.6.5 調試記憶體測試工程 207 7.7 SDK性能分析工具
209 第8章 Arm GPIO的原理和控制實現 213 8.1 GPIO模組原理 213 8.1.1 GPIO介面及功能 214 8.1.2 GPIO程式設計流程 217 8.1.3 I/O介面 218 8.1.4 部分寄存器說明 218 8.1.5 底層讀/寫函數說明 220 8.1.6 GPIO的API函數說明 220 8.2 Vivado環境下MIO讀/寫控制的實現 221 8.2.1 調用底層讀/寫函數編寫GPIO應用程式 221 8.2.2 調用API函數編寫控制GPIO應用程式 224 8.3 Vivado環境下EMIO讀/寫控制的實現 226 8.3.1 調用底層讀/寫函數
編寫GPIO應用程式 227 8.3.2 調用API函數編寫控制GPIO應用程式 232 第9章 Cortex - A9異常與中斷原理及實現 236 9.1 異常原理 236 9.1.1 異常類型 237 9.1.2 異常處理 241 9.1.3 其他異常控制碼 242 9.1.4 Linux異常程式流 243 9.2 中斷原理 244 9.2.1 外部插斷要求 244 9.2.2 Zynq - 7000 SoC內的中斷環境 247 9.2.3 中斷控制器的功能 248 9.3 Vivado環境下中斷系統的實現 252 9.3.1 Cortex - A9處理器中斷及異常初始化流程 252 9
.3.2 Cortex - A9 GPIO控制器初始化流程 252 9.3.3 匯出硬體設計到SDK 253 9.3.4 創建新的應用工程 253 9.3.5 運行應用工程 256 第10章 Cortex - A9計時器原理及實現 257 10.1 計時器系統架構 257 10.1.1 CPU私有計時器和看門狗計時器 257 10.1.2 全域計時器/計數器 258 10.1.3 系統級看門狗計時器 259 10.1.4 3重計時器/計數器 261 10.1.5 I/O信號 264 10.2 Vivado環境下計時器的控制實現 264 10.2.1 打開前面的設計工程 265 10.2.2
創建SDK軟體工程 265 10.2.3 運行軟體應用工程 267 第11章 Cortex - A9 DMA控制器原理及實現 268 11.1 DMA控制器架構 268 11.2 DMA控制器功能 271 11.2.1 考慮AXI交易的因素 272 11.2.2 DMA管理器 273 11.2.3 多通道資料FIFO（MFIFO） 274 11.2.4 記憶體―記憶體交易 274 11.2.5 PL外設AXI交易 274 11.2.6 PL外設請求介面 275 11.2.7 PL外設長度管理 276 11.2.8 DMAC長度管理 277 11.2.9 事件和中斷 278 11.2.10 異
常終止 278 11.2.11 安全性 280 11.2.12 IP配置選項 282 11.3 DMA控制器程式設計指南 282 11.3.1 啟動控制器 282 11.3.2 執行DMA傳輸 282 11.3.3 插斷服務常式 282 11.3.4 寄存器描述 283 11.4 DMA引擎程式設計指南 284 11.4.1 寫微代碼程式設計用於AXI交易的CCRx 284 11.4.2 記憶體到記憶體傳輸 284 11.4.3 PL外設DMA傳輸長度管理 287 11.4.4 使用一個事件重新啟動DMA通道 289 11.4.5 中斷一個處理器 289 11.4.6 指令集參考 290 11
.5 程式設計限制 291 11.6 系統功能之控制器重定配置 292 11.7 I/O介面 293 11.7.1 AXI主介面 293 11.7.2 外設請求介面 293 11.8 Vivado環境下DMA傳輸的實現 294 11.8.1 DMA控制器初始化流程 295 11.8.2 中斷控制器初始化流程 295 11.8.3 中斷服務控制碼處理流程 296 11.8.4 匯出硬體設計到SDK 296 11.8.5 創建新的應用工程 297 11.8.6 運行軟體應用工程 303 第12章 Cortex - A9安全性擴展 305 12.1 TrustZone硬體架構 305 12.1.1
多核系統的安全性擴展 307 12.1.2 普通世界和安全世界的交互 307 12.2 Zynq - 7000 APU內的TrustZone 308 12.2.1 CPU安全過渡 309 12.2.2 CP15寄存器存取控制 310 12.2.3 MMU安全性 310 12.2.4 L1緩存安全性 311 12.2.5 安全異常控制 311 12.2.6 CPU調試TrustZone存取控制 311 12.2.7 SCU寄存器存取控制 312 12.2.8 L2緩存中的TrustZone支持 312 第13章 Cortex - A9 NEON原理及實現 313 13.1 SIMD 313
13.2 NEON架構 315 13.2.1 與VFP的共性 315 13.2.2 資料類型 316 13.2.3 NEON寄存器 316 13.2.4 NEON指令集 318 13.3 NEON C編譯器和彙編器 319 13.3.1 向量化 319 13.3.2 檢測NEON 319 13.4 NEON優化庫 320 13.5 SDK工具提供的優化選項 321 13.6 使用NEON內聯函數 324 13.6.1 NEON資料類型 325 13.6.2 NEON內聯函數 325 13.7 優化NEON彙編器代碼 327 13.8 提高記憶體訪問效率 328 13.9 自動向量化實現 329
13.9.1 匯出硬體設計到SDK 329 13.9.2 創建新的應用工程 330 13.9.3 運行軟體應用工程 331 13.10 NEON彙編代碼實現 331 13.10.1 匯出硬體設計到SDK 331 13.10.2 創建新的應用工程 332 13.10.3 運行軟體應用工程 333 第14章 Cortex - A9外設模組結構及功能 334 14.1 DDR記憶體控制器 334 14.1.1 DDR記憶體控制器介面及功能 335 14.1.2 AXI記憶體介面 337 14.1.3 DDR核和交易調度器 338 14.1.4 DDRC仲裁 338 14.1.5 DDR記憶體控制
器PHY 340 14.1.6 DDR初始化和標定 340 14.1.7 改錯碼 341 14.2 靜態記憶體控制器 342 14.2.1 靜態記憶體控制器介面及功能 343 14.2.2 靜態記憶體控制器和記憶體的信號連接 344 14.3 四 - SPI Flash控制器 345 14.3.1 四 - SPI Flash控制器功能 347 14.3.2 四 - SPI Flash控制器回饋時鐘 349 14.3.3 四 - SPI Flash控制器介面 349 14.4 SD/SDIO外設控制器 351 14.4.1 SD/SDIO控制器功能 352 14.4.2 SD/SDIO控制器傳輸
協議 353 14.4.3 SD/SDIO控制器埠信號連接 356 14.5 USB主機、設備和OTG控制器 356 14.5.1 USB控制器介面及功能 358 14.5.2 USB主機操作模式 361 14.5.3 USB設備操作模式 363 14.5.4 USB OTG操作模式 365 14.6 吉比特乙太網控制器 365 14.6.1 吉比特乙太網控制器介面及功能 367 14.6.2 吉比特乙太網控制器介面程式設計嚮導 368 14.6.3 吉比特乙太網控制器介面信號連接 372 14.7 SPI控制器 373 14.7.1 SPI控制器的介面及功能 374 14.7.2 SPI控制
器時鐘設置規則 376 14.8 CAN控制器 376 14.8.1 CAN控制器介面及功能 377 14.8.2 CAN控制器操作模式 379 14.8.3 CAN控制器消息保存 380 14.8.4 CAN控制器接收篩檢程式 381 14.8.5 CAN控制器程式設計模型 382 14.9 UART控制器 383 14.10 I2C控制器 387 14.10.1 I2C速度控制邏輯 388 14.10.2 I2C控制器的功能和工作模式 388 14.11 XADC轉換器介面 390 14.11.1 XADC轉換器介面及功能 391 14.11.2 XADC命令格式 392 14.11.3
供電感測器報警 392 14.12 PCI - E介面 393 第15章 Zynq - 7000內的可程式設計邏輯資源 395 15.1 可程式設計邏輯資源概述 395 15.2 可程式設計邏輯資源功能 396 15.2.1 CLB、Slice和LUT 396 15.2.2 時鐘管理 396 15.2.3 塊RAM 398 15.2.4 數位信號處理 - DSP Slice 398 15.2.5 輸入/輸出 399 15.2.6 低功耗串列收發器 400 15.2.7 PCI - E模組 401 15.2.8 XADC（類比 - 數位轉換器） 402 15.2.9 配置 402 第16章
Zynq - 7000內的互聯結構 404 16.1 系統互聯架構 404 16.1.1 互聯模組及功能 404 16.1.2 資料路徑 406 16.1.3 時鐘域 407 16.1.4 連線性 408 16.1.5 AXI ID 409 16.1.6 寄存器概述 409 16.2 服務品質 410 16.2.1 基本仲裁 410 16.2.2 不錯QoS 410 16.2.3 DDR埠仲裁 411 16.3 AXI_HP介面 411 16.3.1 AXI_HP介面結構及特點 411 16.3.2 介面資料寬度 415 16.3.3 交易類型 416 16.3.4 命令交替和重新排序 416
16.3.5 性能優化總結 416 16.4 AXI_ACP介面 417 16.5 AXI_GP介面 418 16.6 AXI信號總結 418 16.7 PL介面選擇 422 16.7.1 使用通用主設備埠的Cortex - A9 423 16.7.2 通過通用主設備的PS DMA控制器（DMAC） 423 16.7.3 通過高性能介面的PL DMA 426 16.7.4 通過AXI ACP的PL DMA 426 16.7.5 通過通用AXI從（GP）的PL DMA 426 第17章 Zynq - 7000 SoC內定制簡單AXI - Lite IP 429 17.1 設計原理 429 1
7.2 定制AXI - Lite IP 429 17.2.1 創建定制IP範本 429 17.2.2 修改定制IP設計範本 432 17.2.3 使用IP封裝器封裝外設 436 17.3 打開並添加IP到設計中 440 17.3.1 打開工程和修改設置 440 17.3.2 添加定制IP到設計 442 17.3.3 添加XDC約束檔 445 17.4 匯出硬體到SDK 446 17.5 建立和驗證軟體應用工程 446 17.5.1 建立應用工程 447 17.5.2 下載硬體位元流檔到FPGA 449 17.5.3 運行應用工程 450 第18章 Zynq - 7000 SoC內定制複雜AX
I Lite IP 451 18.1 設計原理 451 18.1.1 VGA IP核的設計原理 451 18.1.2 移位暫存器IP核的設計原理 453 18.2 定制VGA IP核 454 18.2.1 創建定制VGA IP範本 454 18.2.2 修改定制VGA IP範本 455 18.2.3 使用IP封裝器封裝VGA IP 459 18.3 定制移位暫存器IP核 460 18.3.1 創建定制SHIFTER IP範本 460 18.3.2 修改定制SHIFTER IP範本 462 18.3.3 使用IP封裝器封裝SHIFTER IP 463 18.4 打開並添加IP到設計中 464 1
8.4.1 打開工程和修改設置 464 18.4.2 添加定制IP到設計 466 18.4.3 添加XDC約束檔 470 18.5 匯出硬體到SDK 471 18.6 建立和驗證軟體工程 472 18.6.1 建立應用工程 472 18.6.2 下載硬體位元流檔到FPGA 476 18.6.3 運行應用工程 477 第19章 Zynq - 7000 AXI HP資料傳輸原理及實現 478 19.1 設計原理 478 19.2 構建硬體系統 479 19.2.1 打開工程和修改設置 479 19.2.2 添加並連接AXI DMA IP核 480 19.2.3 添加並連接FIFO IP核 482
19.2.4 連接DMA中斷到PS 485 19.2.5 驗證和建立設計 487 19.3 建立和驗證軟體工程 487 19.3.1 匯出硬體到SDK 488 19.3.2 創建軟體應用工程 488 19.3.3 下載硬體位元流檔到FPGA 497 19.3.4 運行應用工程 497 第20章 Zynq - 7000 ACP資料傳輸原理及實現 499 20.1 設計原理 499 20.2 打開前面的設計工程 499 20.3 配置PS埠 499 20.4 添加並連接IP到設計 500 20.4.1 添加IP到設計 501 20.4.2 系統連接 501 20.4.3 分配位址空間 502
20.5 使用SDK設計和實現應用工程 504 20.5.1 創建新的軟體應用工程 504 20.5.2 導入應用程式 504 20.5.3 下載硬體位元流檔到FPGA 507 20.5.4 運行應用工程 508 第21章 Zynq - 7000軟體和硬體協同調試原理及實現 509 21.1 設計目標 509 21.2 ILA核原理 510 21.2.1 ILA觸發器輸入邏輯 510 21.2.2 多觸發器埠的使用 510 21.2.3 使用觸發器和存儲限制條件 510 21.2.4 ILA觸發器輸出邏輯 512 21.2.5 ILA資料捕獲邏輯 512 21.2.6 ILA控制與狀態邏輯
513 21.3 VIO核原理 513 21.4 構建協同調試硬體系統 514 21.4.1 打開前面的設計工程 514 21.4.2 添加定制IP 514 21.4.3 添加ILA和VIO核 515 21.4.4 標記和分配調試網路 516 21.5 生成軟體工程 518 21.6 S/H協同調試 520 第22章 Zynq - 7000 SoC啟動和配置原理及實現 527 22.1 Zynq - 7000 SoC啟動過程 527 22.2 Zynq - 7000 SoC啟動要求 527 22.2.1 供電要求 528 22.2.2 時鐘要求 528 22.2.3 復位要求 528 22.
2.4 模式引腳 528 22.3 Zynq - 7000 SoC內的BootROM 530 22.3.1 BootROM特性 530 22.3.2 BootROM頭部 531 22.3.3 啟動設備 535 22.3.4 BootROM多啟動和開機磁碟分割查找 538 22.3.5 調試狀態 539 22.3.6 BootROM後狀態 540 22.4 Zynq - 7000 SoC器件配置介面 543 22.4.1 描述功能 544 22.4.2 器件配置流程 545 22.4.3 配置PL 549 22.4.4 寄存器概述 550 22.5 生成SD卡鏡像檔並啟動 551 22.5.1
SD卡與XC7Z020介面設計 551 22.5.2 打開前面的設計工程 552 22.5.3 創建級啟動引導 553 22.5.4 創建SD卡啟動鏡像 553 22.5.5 從SD卡啟動引導系統 555 22.6 生成QSPI Flash鏡像並啟動 556 22.6.1 QSPI Flash介面 556 22.6.2 創建QSPI Flash鏡像 557 22.6.3 從QSPI Flash啟動引導系統 558 22.7 Cortex - A9雙核系統的配置和運行 558 22.7.1 構建雙核硬體系統工程 558 22.7.2 添加並互聯IP核 559 22.7.3 匯出硬體設計到SDK中
561 22.7.4 設置板級包支援路徑 561 22.7.5 建立FSBL應用工程 562 22.7.6 建立CPU0應用工程 562 22.7.7 建立CPU1板級支持包 566 22.7.8 建立CPU1應用工程 566 22.7.9 創建SD卡鏡像文件 570 22.7.10 雙核系統運行和測試 571 22.7.11 雙核系統的調試 571 第23章 Zynq - 7000 SoC內XADC原理及實現 574 23.1 ADC轉換器介面結構 574 23.2 ADC轉換器功能 575 23.2.1 XADC的命令格式 576 23.2.3 供電感測器報警 576 23.3 XAD
C IP核結構及信號 577 23.4 開發平臺上的XADC介面 578 23.5 在Zynq - 7000 SoC內構建數模混合系統 579 23.5.1 打開前面的設計工程 579 23.5.2 配置PS埠 579 23.5.3 添加並連接XADC IP到設計 580 23.5.4 查看位址空間 582 23.5.5 添加用戶約束檔 583 23.5.6 設計處理 583 23.6 使用SDK設計和實現應用工程 584 23.6.1 生成新的應用工程 584 23.6.2 導入應用程式 585 23.6.3 下載硬體位元流檔到FPGA 591 23.6.4 運行應用工程 591 第24章
Linux開發環境的構建 592 24.1 構建虛擬機器環境 592 24.2 安裝和啟動Ubuntu 14.04客戶機作業系統 595 24.2.1 新添加兩個磁片 595 24.2.2 設置CD/DVD（SATA） 596 24.2.3 安裝Ubuntu 14.04 597 24.2.4 更改Ubuntu 14.04作業系統啟動設備 600 24.2.5 啟動Ubuntu 14.04作業系統 600 24.2.6 添加搜索連結資源 600 24.3 安裝FTP工具 601 24.3.1 Windows作業系統下LeapFTP安裝 601 24.3.2 Ubuntu作業系統環境下FTP安裝
602 24.4 安裝和啟動SSH和GIT組件 603 24.4.1 安裝和啟動SSH組件 603 24.4.2 安裝和啟動GIT組件 604 24.5 安裝交叉編譯器環境 604 24.5.1 安裝32位支援工具包 604 24.5.2 安裝和設置SDK 2015.4工具 605 24.6 安裝和配置Qt集成開發工具 606 24.6.1 Qt集成開發工具功能 606 24.6.2 構建PC平臺Qt環境 607 24.6.3 構建Arm平臺Qt環境 613 第25章 構建Zynq - 7000 SoC內Ubuntu硬體運行環境 622 25.1 建立新的設計工程 622 25.2 添加I
P核路徑 623 25.3 構建硬體系統 623 25.3.1 添加和配置ZYNQ7 IP 624 25.3.2 添加和配置VDMA IP核 625 25.3.3 添加和配置AXI Display Controller IP核 626 25.3.4 添加和配置HDMI Transmitter IP核 627 25.3.5 添加和配置VGA IP核 627 25.3.6 連接用戶自訂IP核 627 25.3.7 添加和配置Processor System Reset IP核 630 25.3.8 連接系統剩餘部分 630 25.4 添加設計約束檔 632 25.5 匯出硬體檔 633 第26章
構建Zynq - 7000 SoC內Ubuntu軟體運行環境 635 26.1 u - boot原理及實現 635 26.1.1 下載u - boot源碼 635 26.1.2 u - boot檔結構 636 26.1.3 u - boot工作模式 637 26.1.4 u - boot啟動過程 637 26.1.5 編譯u - boot 650 26.1.6 連結指令檔結構 652 26.2 內核結構及編譯 654 26.2.1 內核結構 654 26.2.2 下載Linux內核源碼 655 26.2.3 內核版本 655 26.2.4 內核系統組態 655 26.2.5 Bootload
er 啟動過程 658 26.2.6 Linux內核啟動過程 660 26.2.7 編譯內核 662 26.3 設備樹原理及實現 662 26.3.1 設備樹概述 662 26.3.2 設備樹資料格式 663 26.3.3 設備樹的編譯 664 26.4 檔案系統原理及下載 664 26.5 生成Ubuntu啟動鏡像 665 26.5.1 生成FSBL檔 666 26.5.2 生成BOOT.bin開機檔案 666 26.5.3 製作SD卡 668 26.5.4 複製BOOT. bin文件 670 26.5.5 複製編譯後的內核檔 670 26.5.6 複製編譯後的設備樹檔 671 26.5.7
複製檔案系統 671 26.6 啟動Ubuntu作業系統 672 第27章 Linux環境下簡單字元設備驅動程式的開發 674 27.1 驅動程式的必要性 674 27.2 Linux作業系統下的設備檔案類型 675 27.3 Linux驅動的開發流程 676 27.4 驅動程式的結構框架 676 27.4.1 載入和卸載函數模組 676 27.4.2 字元設備中重要的資料結構和函數 677 27.5 編寫makefile檔 683 27.6 編譯驅動程式 684 27.7 編寫測試程式 685 27.8 運行測試程式 686 第28章 Linux環境下包含中斷機制驅動程式的開發 688
28.1 設計原理 688 28.2 編寫包含中斷處理的驅動代碼 688 28.2.1 驅動程式標頭檔 688 28.2.2 驅動的載入和卸載函數 689 28.2.3 file_operations初始化 691 28.3 編寫makefile檔 691 28.4 編譯驅動程式 692 28.5 測試驅動程式 693 第29章 Linux環境下影像處理系統的構建 694 29.1 系統整體架構和功能 694 29.2 OV5640攝像頭性能 695 29.2.1 攝像頭捕獲模組的硬體 696 29.2.2 SCCB介面規範 696 29.2.3 寫攝像頭模組寄存器操作 697 29.2.
4 讀攝像頭模組寄存器操作 698 29.2.5 攝像頭初始化流程 700 29.3 Vivado HLS實現拉普拉斯運算元濾波演算法的設計 701 29.3.1 Vivado HLS工具的性能和優勢 701 29.3.2 拉普拉斯演算法與HDL之間的映射 703 29.4 影像處理系統的整體構建 706 29.5 影像處理系統軟體的設計 708 29.5.1 Ubuntu桌面系統的構建 708 29.5.2 Qt影像處理程式的開發 708 29.6 內嵌影像處理系統測試 710 第30章 Zynq-7000 SoC上構建和實現Python應用 712 30.1 設計所需的硬體環境 712
30.2 構建PetaLinux開發環境 712 30.2.1 PetaLinx開發環境概述 712 30.2.2 安裝32位庫 714 30.2.3 安裝並測試tftp伺服器 714 30.2.4 下載並安裝PetaLinux 715 30.3 構建嵌入式系統硬體 717 30.3.1 下載並安裝Vivado 2018.2整合式開發環境 717 30.3.2 添加板級支援包檔 717 30.3.3 建立新的Vivado工程 717 30.3.4 構建硬體系統 718 30.4 構建嵌入式Python開發環境 721 30.5 構建PC端Python開發環境 723 30.6 伺服器和用戶端P
ython的開發 724 30.6.1 伺服器端Python的開發 725 30.6.2 用戶端Python的開發 726 30.7 設計驗證 728 30.7.1 啟動伺服器程式 728 30.7.2 啟動用戶端程式 729
像散式光學輪廓儀之量化高度量測方法之設計與開發
為了解決cd/dvd驅動程式 的問題，作者黃冠騰 這樣論述：
光學表面輪廓儀為一表面量測儀器，已被廣泛應用於量測各式精密工件、微機電元件、薄膜、 醫學器材等不同之領域。相較於接觸式表面輪廓儀，光學表面輪廓儀不需直接接觸待測樣品， 具有速度快、不易傷害樣品且不需探針等耗材之優點。像散式光學輪廓儀使用DVD讀取頭作為核心量測元件，其聚焦誤差訊號(Focus Error Signal)可量測奈米級表面結構形貌，具有速度快、高解析度、結構緊緻等優點。然而，聚焦誤差訊號深受表面反射率之影響。因此，除了需要針對樣品反射率進行校正外，若表面上具有不同反射率之材料，將無法得到量化之三維高度影像。為實現定量高度量測，本論文提出Z軸回饋控制模式以及Z軸掃描模式，並自行開發
像散式光學輪廓儀系統以及高度計算分析程式。實驗以CS-20NG以及R2L2S1N兩種樣品進行測試。實驗結果顯示所開發之系統可成功定量量測CS-20NG表面上之20 nm微小結構。掃描R2L2S1N1之結果顯示Z軸掃描模式可量測具不同反射率材料之表面，實現定量之結構高度量測。此外，Z軸掃描模式亦可同時對表面反射率之特性進行成像。
新能源電動汽車混合動力汽車維修資料大全：國內品牌
為了解決cd/dvd驅動程式 的問題，作者瑞佩爾（主編） 這樣論述：
本叢書分為國內品牌與國外品牌兩冊。本冊為國內品牌分冊，主要涉及的品牌車型有比亞迪（秦EV、宋EV、元EV、e5、e6、唐DM、宋DM、秦PHEV），北汽新能源（EC180/EC200/EC220/EC3、EU220/EU260/EU300/EU400/EU5、EV160/EV200、EX200/EX260/EX360），吉利（帝豪EV300/EV450、帝豪GSe、博瑞GE、帝豪HEV），江淮新能源（iEV4、iEV6E/ iEV6S、iEV7S），榮威（ERX5、Ei5、e550、ei6），眾泰（雲100、E200、芝麻E30），長安（逸動EV、奔奔EV、CS15 EV），奇瑞新能源（EQ1
、瑞虎3Xe、艾瑞澤7e），廣汽傳祺（GE3、GS4、GA5），長城（C30EV、魏派P8），東風風神（E70、E30L、A60），其他品牌（知豆D2，蔚來ES8，江鈴E200，雲度π3）。 編選資料主要包括以下幾個方面的內容：一是高壓部件的安裝位置、部件結構分解的資訊；二是高壓電氣部件介面端子分佈，接外掛程式端子針腳排列與功能定義及檢測資料；三是各控制系統的故障代碼含義與相關故障快速排除方法；四是各車型高壓系統電路圖，如電池管理系統電路、電機驅動控制電路、整車控制器電路、充電控制電路；五是高壓系統總成部件，如高壓電池包、驅動電機、車載充電機、DC-DC轉換器、變速器與減速器、電動空調系統等
關鍵技術參數；六是常用維護保養資料，如油液規格及用量、熔絲與繼電器盒資訊等。因數據繁多，限於篇幅，不同品牌車型只能擇其要點選錄。 該書全部資料來自汽車廠商及維修一線，真實準確，車型眾多，內容全面，可以多方面滿足產品研發，教學參考，維修查閱的資料需求。既可作為新能源汽車領域技術人員的工具書籍，也可以用作新能源汽車專業教學的輔助資料。 中德教育與科技合作促進中心（www.kfbtz.org），是德國法院註冊的公益協會，協會宗旨是促進和發展中德兩國在經濟、文化和學術方面的交流，致力於為廣大中德企業、政府以及高校提供在國際交流和創新培訓領域內的全方位服務，為中外企業發展提供跨文化
和法律諮詢，在中德兩國的教育、科技和文化交流領域發揮積極的促進作用。 羅本進，德國斯圖加特大學工學博士，中德教育與科技合作促進中心主席，全德華人機電工程學會副主席，德國汽車零部件企業前瞻開發部高級系統工程師。他多年來一直致力於混合動力系統、電驅動系統、全自動變速器及工業4.0的研究，具有豐富的實踐經驗。 劉晨光，卡爾斯魯厄理工學院應用電腦學博士，全德華人機電工程學會特聘專家，德國汽車系統供應商研發中心高級計算工程師。他多年來從事汽車變速器概念設計、類比模擬計算、產品資料管理、應用軟體設計實現、技術商務翻譯和專利管理工作。 王京晶，德國拜洛伊特大學企業管理博士，領導力和創新型組織培訓
專家、教練，世界經理人推薦書籍《GlobalizationofLeadershipDevelopment》作者，德國汽車企業銷售創新、銷售大資料及銷售培訓領域高級專案經理。劉光明，清華大學工學博士，德國亞琛工業大學碩士，全德華人機電工程學會特聘專家，德國汽車企業高級工程師。他在新能源汽車動力電池、能量管理與電驅動方面有長期的研究及實踐經驗。 第1章比亞迪新能源汽車001 1.1比亞迪秦EV(2017～)/ 002 1.1.1高壓控制模組介面分佈 / 002 1.1.2電動助力轉向系統電路與端子檢測 / 002 1.1.3電子駐車系統端子檢測 / 004 1.1.4安全氣囊系
統端子檢測 / 005 1.1.5智慧鑰匙系統端子檢測 / 006 1.1.6防盜系統端子檢測 / 007 1.1.7中控門鎖系統端子檢測 / 008 1.1.8電動空調系統端子檢測 / 009 1.1.9多媒體系統端子檢測 / 010 1.1.10多媒體系統外置功放端子檢測 / 011 1.1.11全景系統元件位置與電路 / 012 1.1.12全景系統端子檢測 / 014 1.2比亞迪宋EV(2017～)/ 015 1.2.1電池管理控制器端子檢測 / 015 1.2.2動力總成技術參數 / 016 1.2.3驅動電機旋變端子定義 / 017 1.2.4高壓控制模組介面分佈 / 017 1
.2.5電動空調系統端子檢測 / 017 1.3比亞迪元EV(2018～)/ 019 1.3.1高壓系統部件位置及原理 / 019 1.3.2高壓電池包位置與介面分佈 / 020 1.3.3電池管理控制器端子資料 / 022 1.3.4充電介面位置與端子定義 / 025 1.3.5創酷版高壓電控總成介面分佈 / 026 1.3.6高壓電控總成端子定義 / 026 1.3.7主控制器端子定義 / 029 1.3.8自動空調(空調與電池熱管理分開)端子檢測 / 030 1.3.9手動空調(空調與電池熱管理二合一)端子定義 / 032 1.3.10自動空調(空調與電池熱管理二合一)端子定義 / 03
4 1.4比亞迪e5(2016～)/ 035 1.4.1電池管理系統端子檢測 / 035 1.4.2高壓控制模組介面位置與端子定義 / 037 1.4.3主控制系統端子定義 / 040 1.4.4漏電感測器電路 / 042 1.5比亞迪e6(2016～)/ 042 1.5.1電池管理控制器端子檢測 / 042 1.5.2驅動電機控制器端子檢測 / 043 1.5.3多媒體系統(CD配置)電路 / 045 1.5.4多媒體系統CD主機端子檢測 / 046 1.5.5多媒體系統(DVD配置)端子檢測 / 047 1.6比亞迪唐DM PHEV(2016～)/ 052 1.6.1高壓電池包電路 / 0
52 1.6.2電池管理系統電路與端子檢測 / 054 1.6.3高壓配電箱端子檢測 / 057 1.6.4前驅電機控制器電路與端子檢測 / 057 1.6.5後驅電機控制器電路與端子定義 / 061 1.6.6全新一代唐DM BSG電機控制器端子定義 / 063 1.6.7全新一代唐DM前驅電機控制器端子檢測 / 064 1.6.8全新一代唐DM後驅電機控制器端子檢測 / 065 1.6.9全新一代唐DM整車控制器端子檢測 / 066 1.6.10全新一代唐DM電池管理控制器端子檢測 / 068 1.6.11全新一代唐DM高壓互鎖回路電路 / 070 1.6.12全新一代唐DM高壓配電箱端子
檢測 / 071 1.6.13全新一代唐DM車載充電機端子定義 / 071 1.6.14全新一代唐DM多媒體系統端子定義 / 072 1.7比亞迪宋DM PHEV(2017～)/ 078 1.7.1電池管理控制器端子檢測 / 078 1.7.2前驅電機控制器端子檢測 / 079 1.7.3後驅電機控制器端子檢測 / 080 1.7.4整車控制器端子檢測 / 081 1.8比亞迪秦PHEV(2014～)/ 082 1.8.1電池管理控制器端子檢測 / 082 1.8.2電池管理系統電路 / 082 1.8.3電池管理系統故障代碼 / 086 1.8.4充電系統故障代碼 / 092 1.8.5車載
充電電路 / 094 1.8.6驅動電機控制器端子檢測 / 094 1.8.7驅動電機控制器與DC總成電路 / 096 1.8.8驅動電機與DC-DC轉換系統故障代碼 / 098 1.8.9驅動電機控制系統故障代碼 / 098 1.8.10高壓配電箱端子檢測 / 100 1.8.11高壓配電箱電路 / 101 1.8.12P擋電機控制器電路 / 101 第2章北汽新能源汽車104 2.1北汽EC180/EC200/EC220/EC3(2017～)/ 105 2.1.1EC3高壓系統部件 / 105 2.1.2EC3電子動力單元電路 / 105 2.1.3EC3電子動力單元端子定義 / 105
2.1.4EC3驅動電機控制單元電路 / 107 2.1.5EC3驅動電機控制單元端子定義 / 107 2.1.6EC3整車控制系統電路 / 109 2.1.7EC3整車控制器端子定義 / 111 2.1.8高壓線束分佈 / 113 2.1.9高壓電路系統電路 / 113 2.1.10整車控制器安裝位置 / 113 2.2北汽EU220/EU260/EU300/EU400/EU5(2016～)/ 115 2.2.1EU5高壓線束分佈 / 115 2.2.2EU5電池管理與充電控制系統電路 / 115 2.2.3EU5電池管理系統端子定義 / 118 2.2.4EU5電機控制系統電路 / 12
0 2.2.5EU5電機控制器端子定義 / 121 2.2.6EU220/EU260電機控制系統端子定義 / 121 2.2.7高壓電池快換介面端子定義 / 123 2.2.8整車控制器端子定義 / 124 2.2.9整車控制系統電路 / 126 2.2.10EU5全車控制器安裝位置 / 130 2.3北汽EV160/EV200(2015～2016)/ 130 2.3.1高壓部件檢測方法 / 130 2.3.2充電機端子定義 / 132 2.3.3高壓線束總成端子定義 / 133 2.3.4高壓配電箱端子定義 / 133 2.3.5高壓互鎖連接線路 / 135 2.3.6驅動電機控制器端子定義
/ 135 2.4北汽EX200/EX260/EX360(2016～)/ 136 2.4.1電池管理控制器端子定義 / 136 2.4.2MCU低壓控制外掛程式端子定義 / 137 2.4.3PDU低壓控制外掛程式端子定義 / 139 2.4.4整車控制器端子定義 / 139 2.4.5空調控制器端子定義 / 141 2.4.6組合儀錶連接端子定義 / 143 2.4.7中控大屏連接端子定義 / 143 第3章吉利新能源汽車145 3.1帝豪EV300～EV450(2017～)/ 146 3.1.1動力電池系統部件位置與電路 / 146 3.1.2動力電池系統故障代碼 / 146 3.1.
3高壓配電系統部件位置與電路 / 150 3.1.4電機控制系統部件位置與電路 / 151 3.1.5電機控制器端子定義 / 154 3.1.6電機控制系統故障代碼 / 154 3.1.7高壓冷卻系統部件位置與控制原理 / 159 3.1.8充電系統部件位置與控制原理 / 160 3.1.9充電系統故障代碼 / 164 3.1.10減速器部件位置與控制原理 / 165 3.1.11車輛控制系統部件位置與控制原理 / 168 3.1.12車身控制模組端子資訊 / 172 3.1.13車輛控制單元故障代碼 / 174 3.1.14資料通信系統部件位置與控制原理 / 178 3.1.15空調系統部件
位置與控制原理 / 180 3.1.16自動空調控制器端子資訊 / 185 新能源汽車是指採用非常規的車用能源(即除汽油、柴油之外)作為動力來源(或使用常規的車用燃料、採用新型車載動力裝置)，綜合車輛的動力控制和驅動方面的先進技術，形成的技術原理先進，具有新技術、新結構的汽車。 廣義上的新能源汽車包括純電動汽車(BEV,Battery Electric Vehicle)、增程插電式電動汽車(PHEV,Plug in Hybrid Electric Vehicle)(裝有小排量汽油發動機但行駛動力以電為主)、油電或油氣混合動力汽車(HEV,Hybrid Electric V
ehicle)、燃料電池電動汽車(PCEV,Fuel Cell Electric Vehicle)、氫發動機汽車、太陽能和其他新型能源汽車等。目前新能源汽車一般特指純電動汽車與插電增程式電動汽車。 純電動汽車顧名思義就是純粹靠電能驅動的車輛，不需要其他能量，如汽油、柴油等。它可以通過家用電源(普通插座)、專用充電樁或者在特定的充電場所進行充電，以滿足日常行駛需求。 廣義上的混合動力汽車(Hybrid Vehicle)是指車輛驅動系統由兩個或多個能同時運轉的單個驅動系統聯合組成的車輛，車輛的行駛功率依據實際的車輛行駛狀態由單個驅動系統單獨或共同提供。 通常所說的混合動力汽車，一般是指油電混
合動力汽車(HEV,Hybrid Electric Vehicle)，即採用傳統的內燃機(柴油機或汽油機)和電動機作為動力源。 新能源汽車中的插電式混合動力電動汽車，是特指通過插電進行充電的混合動力汽車。一般需要專用的供電樁進行供電，在電能充足時，採用電動機驅動車輛，電能不足時，發動機會參與到驅動或者發電環節。 插電式混合動力汽車是可以在正常使用情況下，從非車載裝置中獲取電能，以滿足車輛一定的純電動續駛里程的混合動力汽車，可分為增程式和插電式。 增程式混合動力汽車是在純電動汽車的基礎上開發的電動汽車。之所以稱之為增程式混合動力汽車是因為車輛追加了增程器(傳統發動機加發電機)，而為車輛追加
增程器的目的是進一步提升純電動汽車的續駛里程，使其能夠儘量避免頻繁地停車充電。 插電式混合動力汽車是由混合動力汽車進化而來的，它繼承了混合動力汽車的大部分特點，但把混合動力汽車的功率型電池替換為比容量(單位品質所包含的能量)更大的能量型電池，如此一來動力電池就有足夠的能量保證車輛可以在零排放、無油耗的純電動模式下行駛一定的距離。 從驅動的角度來看，增程式混合動力汽車無論是工作在純電動模式下還是增程模式下，其車輪始終由電動機獨立驅動，而插電式混合動力汽車如果工作在混合動力模式下，發動機會與電機一同參與到驅動車輪的行列(經動力耦合後)。 從系統選型的角度來說，增程式混合動力汽車必須是串聯式混
合動力形式，而插電式混合動力汽車可以是並聯式混合動力形式，也可以是混聯式混合動力形式。 燃料電池電動汽車是利用氫氣和空氣中的氧在催化劑的作用下在燃料電池中經電化學反應產生的電能作為主要動力源驅動的汽車。 隨著新能源電動汽車這一行業的興起，整個產業鏈的配套服務，相關電動汽車配件、服務元件的研發，教育產業中汽車新能源專業建設，以及電動汽車的售後技術支援，維修養護服務等都在尋找著屬於各自的機遇。在技術出版輸出方面，種類繁多的相關新能源汽車技術，電動汽車原理構造、維修與養護的圖書也數不勝數，但能夠提供對應車輛資料與技術資料的書籍卻很少。為此，筆者根據當前市場熱銷及電動汽車(除純電車型外還包括插電混
動與油電混動車型)保有量的排行，選取了數款國內外知名品牌新能源電動與混合動力車型，並集中整理了這些車型的技術資料，以滿足行業需求。 本套叢書分為國內品牌與國外品牌兩個分冊。本分冊為國內品牌分冊，主要涉及的品牌車型有比亞迪(秦EV、宋EV、元EV、e5、e6、唐DM PHEV、宋DM PHEV、秦PHEV)，北汽新能源(EC180/EC200/EC220/EC3、EU220/EU260/EU300/EU400/EU5、EV160/EV200、EX200/EX260/EX360)，吉利(帝豪EV300～EV450、帝豪GSe、博瑞GE PHEV、帝豪HEV)，江淮新能源(iEV4、iEV6E/
iEV6S、iEV7S)，榮威(ERX5、Ei5、e550、ei6)，眾泰(雲100、E200、芝麻E30)，長安(逸動EV、奔奔EV、CS15 EV)，奇瑞新能源(EQ1EV、瑞虎3Xe、艾瑞澤7e PHEV)，廣汽傳祺(GE3、GS4 PHEV、GA5 PHEV)，長城(C30EV、魏派P8 PHEV)，東風風神(E70、E30L、A60 EV)，其他品牌(知豆D2、蔚來ES8、江鈴E200 EV、雲度π3)。 編選資料主要包括了以下幾個方面：一是高壓部件的安裝位置、部件結構分解的資訊；二是高壓電氣部件介面位置，接外掛程式端子分佈與功能定義及資料檢測；三是各控制系統的故障代碼含義與相關故
障快速排除方法；四是各車型高壓系統電路圖，如電池管理系統電路、電機驅動控制電路、整車控制器電路、充電控制電路；五是高壓系統總成部件，如高壓電池包、驅動電機、車載充電機、DCDC轉換器、變速器與減速器、電動空調系統等的關鍵技術參數；六是常用維護保養資料，如油液規格及用量、熔絲與繼電器盒資訊等。因數據繁多，限於篇幅，不同品牌車型只能擇其要點選錄。 本書由瑞佩爾主編，此外參加編寫的人員還有朱其謙、楊剛偉、吳龍、張祖良、湯耀宗、趙炎、陳金國、劉豔春、徐紅瑋、張志華、馮宇、趙太貴、宋兆傑、陳學清、邱曉龍、朱如盛、周金洪、劉濱、陳棋、孫麗佳、周方、彭斌、王坤、章軍旗、滿亞林、彭啟鳳、李麗娟、徐銀泉。在
編寫過程中，參考了大量汽車廠商的文獻資料，在此，謹向這些資料資訊的原創者們表示由衷的感謝！ 囿於筆者水準及成書之匆促，書中不足在所難免，還望廣大讀者朋友及業內專家多多指正。 編者
可變架構里德索羅門編解碼器硬體實現
為了解決cd/dvd驅動程式 的問題，作者廖志豪 這樣論述：
基於錯誤更正碼在寬頻通訊技術發展熱潮與趨勢考量，本文除了闡述有關 Reed Solomon(RS) 碼之理論與應用外，我們也發展出「可變架構的 RS編解碼器」提供十種RS編解碼器以供各種應用使用。由於許多的系統都有應用到RS編解碼器，因此我們希望可以設計出一個可變的模組，可適用到各種系統上，只需要依據不同的規格，輸入不同的 RS( n, k, t ) 參數來重新規劃控制器去改變資料路徑(Data-Path)，以適用於不同的長度下的應用。本文著重於可變架構的可行性並成功實現在Cheetah Development Kit(CDK)開發平台上。我們的可變架構RS編解碼器提供十種不同參數的RS碼，
分別為RS(28,24)、RS(32,28)、RS(36,22)、RS(72,64)、RS(182,172)、RS(204,188)、RS(207,187)、RS(208,192)、RS(255,223)及RS(255,239)。我們也提出了可變架構嘉洛瓦(Galois Field, GF)乘法器來幫助我們解決十種RS 碼存在不同有限場長度的問題。