聲道數的問題，透過圖書和論文來找解法和答案更準確安心。 我們找到下列懶人包和總整理

電腦組成原理與介面技術--基於MIPS架構實驗教程（第2版）

為了解決聲道數的問題，作者左冬紅 這樣論述：

本書配合《電腦組成原理與介面技術——基於MIPS架構》一書而編寫，特點是以實驗為主，在簡要介紹基本原理的基礎上，詳細地闡述了各個實驗設計、實現等具體過程。本書實驗內容分為三部分：MIPS彙編程序設計、基於FPGA的原型電腦系統設計以及基於IP核的嵌入式電腦系統設計。本書介紹了MIPS模擬器QtSpim、Mars，Xilinx FPGA開發套件Vivado、SDK等開發工具的使用，並通過一個個具體實驗案例，幫助讀者在掌握基本原理的基礎上，動手實踐電腦軟硬體介面技術。同時，本書還在各類實驗案例基礎上設置了不同難易程度的實驗任務及思考題，可以滿足不同層次的學習需求。 左冬紅，

博士，華中科技大學湖北省智能互聯網技術重點實驗室現代網路通信技術研究室教師。主要研究領域為無線網路技術、流媒體分發技術、嵌入式家庭媒體網 關設備等。歷年承擔「微機原理與介面技術」、「數字電子技術」等課程的教學工作，多次承擔華中科技大學「微機原理與介面技術」課程相關的教學改革研究項目，並於2013年承擔了湖北省教學改革研究項目——「微處理器與介面技術課程建設」。發表與微機原理及介面技術相關的教學改革研究論文多篇。 第1篇MIPS組合語言程式設計 第1章QtSpim組合語言程式開發環境 1.1QtSpim簡介 1.2QtSpim功能表列簡介 1.2.1File菜單 1.

2.2Simulator菜單 1.2.3其餘菜單 1.3QtSpim彙編、偵錯工具示例 1.3.1QtSpim使用者程式入口 1.3.2QtSpim彙編查錯 1.3.3QtSpim查看程式存儲映射 1.3.4QtSpim調試查錯 第2章MARS組合語言程式開發環境 2.1MARS介面簡介 2.2MARS功能表列簡介 2.2.1File菜單 2.2.2Run菜單 2.2.3Settings菜單 2.3MARS彙編、偵錯工具 2.3.1組合語言來源程式編輯 2.3.2彙編器 2.3.3查看程式存儲映射 2.3.4運行程式 第3章MIPS組合語言 3.1MIPS

組合語言程式結構 3.2系統功能調用 3.3虛擬指令 3.4常用巨集組譯指令 第4章MIPS組合語言程式示例 4.1常用C語句彙編指令實現示例 4.1.1if語句 4.1.2while語句 4.1.3for語句 4.1.4switch語句 4.2副程式設計示例 4.2.1副程式結構 4.2.2遞迴副程式設計 4.3MIPS組合語言程式設計實驗任務 4.4思考題 第2篇基於FPGA的原型電腦系統設計 第5章Vivado開發工具簡介 5.1FPGA設計流程簡介 5.2EDA工具Vivado簡介 第6章單週期類MIPS微處理器實驗 6.1簡單指令集MIPS微處

理器設計 6.1.1MIPS微處理器資料通路 6.1.2MIPS微處理器控制器 6.2簡單指令集MIPS微處理器各模組實現方案 6.2.1記憶體 6.2.2寄存器檔 6.2.3運算電路 6.2.4多工器 6.2.5位寬擴展 6.2.6控制器 6.3MIPS微處理器實驗實現過程示例 6.3.1實驗環境 6.3.2創建工程 6.3.3基於IP核新建記憶體模組 6.3.4Verilog語言描述其餘模組 6.3.5模組功能模擬 6.3.6頂層模組 6.3.7RTL分析 6.3.8引腳約束 6.3.9整體模擬 6.3.10MIPS微處理器綜合 6.3.11deb

ug IP核插入 6.3.12MIPS微處理器實現 6.3.13下載程式設計及測試 6.4實驗任務 6.5思考題 第7章記憶體映射IO介面設計 7.1記憶體映射IO介面原理 7.2記憶體映射IO介面實現方案 7.3實驗示例 7.3.1實驗設備簡介 7.3.2新建項目並添加原有代碼 7.3.3新建IO介面模組Verilog代碼 7.3.4IO介面模組模擬 7.3.5IO介面模組集成 7.3.6彙編來源程式示例 7.3.7輸入/輸出設備引腳約束 7.3.8下載程式設計測試 7.4實驗任務 7.5思考題 第8章VGA介面設計 8.1VGA介面顯示原理 8.1

.1VGA介面時序 8.1.2VGA顯示控制器 8.2VGA控制器實現 8.2.1顯示記憶體 8.2.2計數器 8.2.3控制邏輯 8.2.4顯示記憶體位址產生 8.2.5視頻資料複用器 8.2.6圖元時鐘產生 8.3實驗示例 8.3.1實驗要求 8.3.2實驗板VGA介面簡介 8.3.3創建工程並添加已有設計代碼 8.3.4顯示記憶體模組 8.3.5計數器模組 8.3.6控制邏輯模組 8.3.7顯示記憶體位址產生模組 8.3.8VGA控制器模組 8.3.9圖元時鐘產生模組 8.3.10修改IO介面模組 8.3.11頂層模組集成 8.3.12彙編控制程

式 8.3.13整體功能模擬 8.3.14下載程式設計測試 8.4實驗任務 8.5思考題 第3篇基於IP核的嵌入式電腦系統軟硬體設計 第9章MicroBlaze嵌入式系統平臺 9.1MicroBlaze軟核微處理器 9.1.1MicroBlaze基本結構 9.1.2MicroBlaze中斷系統 9.1.3MicroBlaze匯流排結構 9.2standalone作業系統 第10章嵌入式最小系統建立流程 10.1嵌入式最小系統硬體構成 10.2最小系統硬體平臺搭建 10.3SDK Hello World程式設計 10.4下載程式設計測試 10.5實驗任務 10

.6思考題 第11章C語言資料類型 11.1C語言常見資料類型 11.2實驗示例 11.2.1C語言資料類型測試工程 11.2.2C語言資料類型程式調試 11.3實驗任務 11.4思考題 第12章程式控制並行IO介面 12.1並行輸入/輸出設備 12.2GPIO IP核工作原理 12.3平行介面電路原理框圖 12.4GPIO IP核配置 12.4.1添加GPIO IP核 12.4.2GPIO IP核屬性配置 12.4.3並行外設GPIO IP核配置示例 12.4.4GPIO API函數簡介 12.5Xilinx C IO讀寫函數 12.6實驗示例 12.6

.1實驗要求 12.6.2電路原理框圖 12.6.3硬體平臺搭建 12.6.4介面軟體發展 12.6.5IO讀寫函數程式碼 12.6.6API函數程式碼 12.6.7實驗現象 12.7實驗任務 12.8思考題 第13章中斷方式平行介面 13.1中斷系統相關IP核 13.1.1AXI INTC中斷控制器 13.1.2AXI Timer定時計數器 13.2中斷相關IP核配置 13.2.1中斷控制器配置 13.2.2GPIO IP核中斷配置 13.2.3定時計數器配置 13.3IP核API函數 13.3.1中斷控制器API函數 13.3.2定時計數器API函數

13.4中斷程式設計 13.4.1總中斷服務程式 13.4.2中斷程式構成 13.5實驗示例 13.5.1實驗要求 13.5.2硬體電路原理框圖 13.5.3硬體平臺建立 13.5.4軟體設計 13.5.5IO讀寫函數程式碼 13.5.6API函數程式碼 13.5.7實現現象 13.6實驗任務 13.7思考題 第14章並行記憶體介面 14.1並行RAM存儲晶片 14.1.1非同步SRAM存儲晶片 14.1.2DDR2 SDRAM存儲晶片 14.2記憶體介面IP核 14.2.1AXI外部存儲控制器EMC 14.2.2記憶體介面生成器IP核MIG 14.3

非同步SRAM實驗示例 14.3.1實驗要求 14.3.2電路原理框圖 14.3.3硬體平臺搭建 14.3.4SRAM記憶體讀寫測試軟體 14.3.5實驗現象 14.3.6任意指定存儲單元讀寫程式設計 14.4DDR2 SDRAM實驗示例 14.4.1實驗要求 14.4.2電路原理框圖 14.4.3硬體平臺搭建 14.4.4DDR2 SDRAM記憶體讀寫測試軟體 14.4.5實驗現象 14.4.6任意指定存儲單元讀寫程式設計 14.5實驗任務 14.6思考題 第15章序列介面 15.1串列通信協定簡介 15.1.1UART串列通信協定 15.1.2SPI串

列通信協定 15.1.3Quad SPI協議 15.2串列通信介面IP核原理 15.2.1Uartlite IP核 15.2.2Quad SPI IP核 15.3串列通信IP核配置 15.3.1Uartlite IP核配置 15.3.2Quad SPI IP核配置 15.4SPI介面外設 15.4.1DA模組 15.4.2AD模組 15.5IP核API函數 15.5.1Uartlite API函數 15.5.2Quad SPI API函數 15.6實驗示例 15.6.1UART通信 15.6.2SPI介面DA轉換 15.6.3SPI介面AD轉換 15.7實驗

任務 15.8思考題 第16章DMA技術 16.1DMA控制器簡介 16.1.1CDMA IP核基本結構 16.1.2CDMA IP核寄存器 16.1.3CDMA IP核簡單DMA傳輸流程 16.2實驗示例 16.2.1實驗要求 16.2.2硬體電路原理框圖 16.2.3硬體平臺 16.2.4記憶體到記憶體DMA傳輸控制程式 16.2.5記憶體到IO介面資料傳輸控制程式 16.2.6IO介面到記憶體DMA資料傳輸控制程式 16.2.7實驗現象 16.3實驗任務 16.4思考題 第17章自訂AXI匯流排從設備介面IP核 17.1AXI匯流排從設備IP核創建流程

和代碼框架 17.1.1AXI匯流排從設備IP核創建流程 17.1.2自訂IP核代碼框架 17.2自訂AXI匯流排簡單並行IO介面IP核實驗示例 17.2.1實驗要求 17.2.2平行介面IP核設計 17.2.3平行介面IP核測試嵌入式系統 17.3自訂AXI匯流排UART序列介面IP核實驗示例 17.3.1實驗要求 17.3.2實驗條件 17.3.3UART序列介面IP核設計 17.3.4UART IP核測試嵌入式系統 17.4自訂AXI匯流排語音輸入/輸出介面IP核實驗示例 17.4.1實驗要求 17.4.2實驗條件 17.4.3PDM語音輸入IP核設計 1

7.4.4PWM語音輸出IP核設計 17.4.5語音輸入/輸出IP核測試嵌入式系統 17.5實驗任務 17.6思考題 第18章VGA顯示介面 18.1VGA介面控制器TFT IP核 18.1.1工作原理 18.1.2TFT IP核配置 18.1.3TFT IP核API函數 18.2VGA介面嵌入式系統 18.3實驗示例 18.3.1實驗要求 18.3.2硬體平臺搭建 18.3.3IO讀寫函數輸出圖形程式示例 18.3.4API函數輸出字元程式示例 18.3.5IO讀寫函數輸出圖像程式示例 18.3.6實驗現象 18.4實驗任務 18.5思考題 第19章感測

器 19.1溫度感測器ADT7420 19.1.1ADT7420結構 19.1.2ADT7420寄存器 19.1.3ADT7420寫入資料時序 19.1.4ADT7420讀取資料時序 19.1.5重定流程 19.1.6INT和CT輸出 19.2加速度感測器ADXL362 19.2.1ADXL362基本結構 19.2.2ADXL362寄存器 19.2.3ADXL362 SPI介面命令 19.2.4配置流程 19.3AXI IIC IP核 19.3.1AXI IIC IP核基本結構 19.3.2AXI IIC IP核寄存器 19.3.3資料傳輸控制流程 19.4X

ADC IP核 19.4.1XADC IP核基本結構 19.4.2XADC IP核寄存器 19.4.3外部類比信號輸入電路 19.5溫度和加速度測量實驗示例 19.5.1實驗要求 19.5.2電路原理框圖 19.5.3硬體平臺搭建 19.5.4IO讀寫函數溫度監測程式示例 19.5.5IO讀寫函數加速度監測程式示例 19.5.6實驗現象 19.6XADC 4路AD轉換實驗示例 19.6.1實驗要求 19.6.2電路原理框圖 19.6.3硬體平臺搭建 19.6.4API函數XADC控制程式示例 19.6.5實驗現象 19.7實驗任務 19.8思考題 附錄

附錄ANexys4 DDR實驗板簡介 A.1Nexys4 DDR實驗板整體佈局 A.2電源模組 A.3FPGA程式設計模式 A.4記憶體 A.5100/10Mbps乙太網介面 A.6USB轉UART介面 A.7USB HID host介面 A.8VGA介面 A.9基本IO介面 A.10PMOD介面 A.11Micro SD卡插槽 A.12溫度感測器 A.13加速度感測器 A.14數位語音輸入 A.15單聲道數位語音輸出 附錄BNexys4 DDR實驗板Vivado引腳約束檔 附錄CNexys4實驗板簡介 C.1Nexys4實驗板整體佈局 C.2Nexys4

記憶體 附錄DNexys4實驗板Vivado引腳約束檔 附錄ENexys4和Nexys4 DDR實驗板描述檔安裝 附錄FNexys4 DDR實驗板外設介面電路原理圖 附錄GNexys4實驗板外設介面電路原理圖 附錄H乙太網介面Echo Server工程示例 H.1搭建具有乙太網的嵌入式系統硬體平臺 H.2TCP/IP Server常式 H.3實驗現象 附錄I實驗報告要求 附錄J實驗報告範例——MIPS組合語言程式設計

聲道數進入發燒排行的影片

基於共振峰之網路電話語者鑑定參數選擇

為了解決聲道數的問題，作者曾宗毅 這樣論述：

目前語者鑑定運用在刑事司法領域中，應用在法庭審理階段相較於司法警察蒐證偵查階段更為頻繁，實務應用仍利用共振峰位置與分佈來判讀，專業人員的主觀解讀在所難免，為排除這樣的疑義，本文將共振峰分佈情形建立專屬語者模型，最後將不同語者模型所呈現的高斯曲線取交集，其交疊面積即系統錯誤率，此種相似度評估方式可以確定兩組共振峰分佈情形不會隨判讀人員而有所差異。現有通訊監察範圍已從原有電信網絡擴大至網際網路，依網路發展趨勢，可以想見未來網路電話成為犯罪聯繫工具不容置疑，而網路語音之語者鑑定則突顯其在犯罪偵查的重要性，由於傳統電信語音與現有網路語音最大差異，即「語音封包轉換」過程，後者必須將語音資料封裝成封包傳

送以達成通訊目的，重點在於封包語音經解碼還原後，語者的共振峰分佈特性是否完整保留，本文認為只要蒐集足夠網路語音封包，經由頻譜轉換仍可呈現語者特性，即可有效解決此問題。本文之所以採用「共振峰」做為語音特徵，除實務應用頻繁外，更是因具有忍受通道失真、噪音及適合訓練語料與測試語音不匹配情形的優點，其中語料不匹配最適於犯罪偵查領域，原因在於經由蒐證得來的犯嫌語音檔案往往不是相同錄音介面、錄音參數所錄製。另外犯罪偵查領域中，犯嫌毫無配合期待可能，因此先天運用上即限制本文無關為取樣內容，故本文為符合實務運用，採隨機錄製不特定內容之語句方式作為語者辨識語料。但為實際將共振峰特徵應用於本文無關語者鑑定必須探討

參數包含預強調、音框長度、音框前進長度、線性預估階數、加權視窗種類等。另語音應用於網路影響最大的莫過於封包延遲及遺失與語音品質相關的位元率，最後經由實驗得知在「預強調1.1、音框長度27點、音框前進長度9點、線性預估18階、黑人加權視窗、單聲道語音、量化位元16bits」進行語者鑑定為最佳參數，系統錯誤率為0.0089%。

現代音視頻會議系統與工程設計

為了解決聲道數的問題，作者梁華 這樣論述：

本書包括廳堂擴聲技術基礎、音訊會議系統、音視訊會議的配套設備、視訊會議系統、數位電視與大螢幕顯示、LED大螢幕顯示技術、投影電視與拼接顯示技術、會議系統工程設計及舉例等。

基於Gram-Schmidt正交化的MPEG Surround降混音器與去相關器之設計

為了解決聲道數的問題，作者陳德沛 這樣論述：

MPEG Surround乃一項低位元率多聲道音訊壓縮標準。其壓縮的原理是透過降混音(down-mix)處理將多聲道訊號耦合成雙聲或單聲道訊號，並計算出聲源定位的空間參數(spatial parameter)，來達到減少聲道數與紀錄聲場之目的。解碼端透過去相關器產生的去相關訊號(decorrelated signal)，並根據空間參數進行升混音(up-mix)處理來重建聲源定位與空間寬廣度的環繞效果。因此，編碼端如何將多聲道耦合成雙聲或單聲道訊號，與去相關訊號的生成，將影響重建聲音的品質。此篇論文，使用Gram-Schmidt正交化的概念，改進去相關器與二轉一降混音模組的運作方式。方法的改進

效果將透過升混音後訊號與原始訊號的聲道間能量差與相關性差值變化，及ODG(Objective Difference Grade)客觀量測與MUSHRA主觀測試來驗證。