歡迎來到演算法、軟體和硬體三位一體的未來世界論文書籍站
國立中興大學 電機工程學系所 林俊良所指導 郭庭佑的 生物電腦之合成 （2015），提出win10可用記憶體關鍵因素是什麼，來自於合成生物學、基因邏輯電路、生物-算術邏輯單元、生物-控制單元。
而第二篇論文國立臺北科技大學 電腦與通訊研究所 李宗演所指導 林念右的 應用於可重組FPGA系統之區域性任務佈局設計 （2012），提出因為有 動態部分可重組、FPGA、排程、配置的重點而找出了 win10可用記憶體的解答。
生物電腦之合成
為了解決win10可用記憶體 的問題，作者郭庭佑 這樣論述：
近年來，基本生物邏輯閘之研究成功應用於生物合成學領域。延續先前之生物邏輯閘相關基因電路，模擬傳統電子電路中的中央處理單元(CPU)，本論文嘗試發展出一套包含控制單元與邏輯運算單元之生物電腦系統。 首先，我們使用生物D型正反器，組合成一系列循序邏輯電路，應用於暫存器之中，可用來存放從記憶體中提取(fetch)的資料。算術邏輯單元(ALU)方面，我們使用半加器結合成生物之全加器，作為ALU系統中運算核心，運算後使用累加器儲存結果資料，等待資料寫回記憶體(write-back)。 隨著發展出生物算術邏輯單元，我們更進一步開發控制單元(control unit)，運作方式仿效傳統電腦，透
過輸入機械指令(machine instruction)，進入控制單元解碼後，判斷出指令(如MOV、ADD、SUB)，觸發(trigger)ALU系統內部動作，與ALU系統相結合。 電子電路中的中央處理單元包含三大部分:控制單元、算術邏輯單元、記憶體單元，本論文將前兩部分用生物邏輯閘方式呈現，其模擬結果展現生物電路應用在CPU之可行性。
應用於可重組FPGA系統之區域性任務佈局設計
為了解決win10可用記憶體 的問題，作者林念右 這樣論述：
近年來，可程式邏輯陣列(Field Programmable Gate Array, FPGA)，具動態部分可重組系統(Dynamic Partial Reconfigurable Systems, DPRS)的FPGA成為重要的研究議題，DPRS FPGA功能技術已發展到以二維矩陣的方式來進行Task任務的配置。而DPRS FPGA允許數個硬體任務(Hardware Task)可以在同一時間被執行、配置與移除，並且能在不影響其它任務的執行下，即時置換部分FPGA中區域任務的功能，因此大幅增加系統設計上的彈性、有效減少電路的佔用的面積、並且降低功率消耗，然而硬體資源如何規劃與佈局成為關注
的問題。本論文為了解決動態部分可重組系統之任務配置問題，提出預先將硬體資源規畫成多個區域之方法來增加硬體資源使用率及減少資源浪費，本論文提出的任務佈局方法可提供多個部分重可重組區域的使用，可依功能需求載入相對應的可重組模組到預先規劃的可重組區域中。本實驗以Xilinx PlanAhead 14.1進行電路佈局的配置分析，並於Xilinx Virtex-6系統發展平台上驗證。根據實驗結果，本論文所提出的區域性佈局配置(Regional-Based Task Placement, RBTP)方法相較於Xilinx PlanAhead 14.1的自動佈局結果，有使用DSP資源之任務模組，其硬體資源使
用率總平均增加30.28%，區域硬體資源總平均減少48.89%。而non-DSP資源之任務模組，其硬體資源使用率總平均增加21.26%，區域硬體資源總平均減少35.73%。