msi驅動程式的問題，透過圖書和論文來找解法和答案更準確安心。 我們找到下列懶人包和總整理

計算機組織與結構 4/e

為了解決msi驅動程式的問題，作者LindaNull,JuliaLobur 這樣論述：

　　本書內含十三章與一個附錄如下（按：中譯本省略了其中第十一至十三章）： 　　第一章提供廣泛的計算歷史概覽，指出許多計算系統發展中的里程碑，並且讓讀者瞭解我們如何達到目前計算科技的水準。本章介紹必須的專用術語、計算機系統中的基本組件、計算機系統的各種邏輯階層以及馮紐曼計算機模型。其提供計算機系統的高階概觀，以及進一步研讀的動機與必須的觀念。 　　第二章提供計算機用以表示數字與字元符號資訊的各種方法的完整內容。在讀者接觸到數字基底與典型的數字表示技術如一的補數、二的補數與BCD 之後，接著介紹加減乘除法。另外，還討論到EBCDIC、ASCII 與統一碼這些字元符號表示法。

也介紹了定點與浮點表示法。並簡短地討論到數據記錄以及錯誤偵測與更正。數據傳輸與記錄使用的碼則說明於「專論」節中。 　　第三章是典型的數位邏輯介紹以及它如何與布林代數相關。本章涵蓋組合與循序兩種邏輯的相當細節，以求讀者瞭解如何組成更複雜的MSI（中型積體）電路（譬如解碼器）。更複雜的電路如匯流排與記憶體亦均有涵蓋。我們將最佳化與卡諾圖置於特別的「專論」節中。 　　第四章說明基本計算機組織並介紹許多基本觀念，包括擷取 - 解碼 - 執行週期、數據通道、時脈與匯流排、暫存器傳遞表示法以及CPU。在此介紹一個非常簡單的架構MARIE 與它的ISA 來讓讀者獲得程式執行相關的基本架構組織的充分瞭解。

MARIE 是典型馮紐曼設計，包含程式計數器、累加暫存器、指令暫存器、4096 位元組的記憶體與兩個定址模式。也介紹組合語言編程來加深之前說明的指令格式、指令模式、數據格式與控制的觀念。這不是一本組合語言的課本，也不是設計來作為實用的組合語言編程課程。介紹組合語言的主要目的是要加深一般性計算機架構的瞭解。我們也提供MARIE 的模擬器以便利組合語言程式在MARIE 架構上的編撰、組譯與執行。控制的兩種設計方向—硬連線方法以及微程式控制也於本章中介紹並作比較。最後，我們比較Intel 與MIPS 架構來強化本章中各項觀念。 　　第五章提供更深入的指令集架構探討，包括指令格式、指令型態與定址模式

。指令階層管道化處理也在此介紹。真實世界的ISAs（包括Intel®、MIPS® Technologies、ARM 與JavaTM）也在此介紹來強化本章中介紹的各項觀念。 　　第六章涵蓋如 RAM 以及各種記憶體裝置等基本記憶體觀念，並論及包括快取記憶體與虛擬記憶體等較進階的觀念。本章完整介紹快取中的直接對映、關聯式對映與集合關聯式對映技術。它也提供頁處理與區段處理、TLBs 與各種互相關聯的演算法與裝置。本章相關的教材與模擬器可於本書網站中取得。 　　第七章提供詳細的 I/O 基礎、匯流排通訊與協定以及典型外部儲存體裝置如磁碟與光碟，還有每一種設備的不同格式等的概論。DMA、程式驅動式I

/O與插斷亦有介紹。另外也介紹了設備間交換資訊的各種技術。RAID 架構有詳細的說明。各種數據壓縮格式則可見於「專論」節中。 　　第八章討論各種可用的編程工具（譬如編譯器與組譯器）以及它們與你所使用機器的架構間的關係。本章目的是將程式師對計算機系統的觀點與所使用機器真實的硬體和架構結合。另外也介紹作業系統，但是只包括與系統的架構和組織相關的細節（例如資源使用與保護、設陷阱捕捉與插斷，以及各種其他的服務）。 　　第九章提供近年出現的各種不同架構的概觀。RISC、Flynn 的分類法、平行處理器、指令階層平行度、多處理器、互相聯結網路、共用記憶體系統、快取一致性，記憶體模型、超純量機器、神經網

路、心跳架構、數據流計算機、量子計算與分散式架構均有論及。我們在本章的主要目的是讓讀者瞭解我們並不侷限於馮紐曼架構中，並且要求讀者思考效能議題，來為下一章作準備。 　　第十章涵蓋之前各章中不曾提到的嵌入式系統中有意義的觀念與主題。尤其是，本章專注於嵌入式硬體與組件、嵌入式系統設計的相關主題、嵌入式軟體建構的基礎與嵌入式作業系統的特性。 　　附錄 A 是有關資料結構的簡短附錄，為的是滿足學生可能需要簡要介紹或複習諸如堆疊、貯列與鏈結串列等內容的情況。

msi驅動程式進入發燒排行的影片

於具備多佇列網路卡的多核心平台上對高效能封包處理之研究

為了解決msi驅動程式的問題，作者蔡文嚴 這樣論述：

隨著半導體技術的進步，多核心處理器被廣為使用於現代人的生活 - 從輕巧的手持裝置如行動電話到大型主機都看得到其蹤影。另一方面，為了克服多個處理器同時競爭網路卡上單一收發佇列所造成的效能瓶頸，支援多佇列的網路卡因應而生。在傳統硬體中斷驅動的封包處理模型之下，當網路卡透過直接記憶體存取 (DMA) 將一封包從網卡佇列送到系統記憶體之後，即會透過中斷通知處理器進行後續的處理。為了最大化利用多核心平台及多佇列網路卡的運算能力，新的中斷處理架構如 PCI-MSI(x) 被提出；其大幅改善中斷通知的效率並使得每個網卡佇列可以有各自獨立的中斷向量，透過不同中斷向量對個別處理器的綁定，可達到最高的系統利用率

及整機效能。雖然多核心處理器提供軟體設計師更強大的運算能力，然而在多核心平台上設計有效率的封包處理程式卻存在許多單核心系統未見的挑戰。其中首要就是如何同步被多個處理器同時存取的資料及其衍生的許多問題如效能的下降及因錯誤的同步方式引起的系統死鎖(deadlock)。本論文首先介紹多核心系統並特別著重於非均勻訪存架構(NUMA) 的特性；接著說明軟體同步技術從經典的鎖(lock)、信號標(semaphore) 及無鎖(lockless) 操作到利用處理器硬體的同步機制如 transactional memory 及鎖省略(lock elision) 等，期待為讀者建立背景知識及相關術語。連線追蹤為

本論文第一個研究主題，其目的為將個別封包關連到其所屬的連線以進行需要連線資訊的應用如跨封包內容檢測 (cross packet deep inspection) 及位址轉換等。此技術的難度在於高速的查找連線追蹤表以更新既存的連線或建立新的連線紀錄。本論文改善傳統使用單一共享追蹤表的做法，將單一表分割為較小的表以減少原來較多處理器同使存取單一表引起的上鎖/解鎖操作負擔。實際效能量測的結果也符合我們的預期: 當愈少處理器競爭相同的表(鎖)，整體效能愈高。另一方面，本研究也提出一個動態資源分配的演算法以避免因負載不均造成連線追蹤能力下降的情形。中斷綁定在多核心平台上扮演著影響封包處理效能關鍵的腳色。

在非最佳化的綁定之下，系統會因處理器的中斷處理負載分配不均而引起效能的大幅下降。然而設計一個全體適用最佳的中斷綁定器已被證明為 NP-hard 的問題，因此可能的研究方向乃是有效率及系統化的找出一個接近最佳綁定的方法。本論文首先提出一個綜合系統軟硬體及網卡功能配置資訊的系統化綁定演算法，試驗結果顯示此方法的效能在不同網路應用下均接近最佳的綁定法。為了更進一步將此演算法推廣到多佇列網路平台及考慮其提供中斷綁定建議的新介面，我們提出 qcAffin 作為多佇列 (queue) 到多處理器核心 (core) 的綁定器 (affinitizer)。qcAffin 因其對多佇列網卡的最佳化處理，在使用

1G 及 10G 多佇列網卡系統上的效能大幅領先 Linux系統核心內建的中斷綁定方式且可根據系統負載實現動態中斷綁定。