mizuno wave rider 25的問題，透過圖書和論文來找解法和答案更準確安心。 我們找到下列懶人包和總整理

多閘極多晶矽無接面與無接面聚集型鰭式電晶體對於積層型三維積體電路應用之研究

為了解決mizuno wave rider 25的問題，作者謝東儒 這樣論述：

本博士論文中，在沒有使用先進黃光微影機台與氨電漿輔助處理下，我們開發出新穎側壁圖案轉移(Sidewall Image Transfer)技術成功地製作和呈現出N型多閘極(multi-gate)多晶矽(poly-Si)無接面(junctionless, JL)鰭式電晶體(FinFET)與P型多閘極多晶矽無接面聚集型(junctionless accumulation mode, JAM)鰭式電晶體。此技術是一個具有低熱預算的製程方法有著一些優點，包含：(1) 藉由多晶矽層的厚度能簡單地控制通道厚度(channel thickness, Tch)；(2) 藉由方形氮化矽作為硬式遮罩(hard m

ask)能有效地控制鰭式通道的形狀；(3) 藉由抬昇式源/汲極(raised source/drain, RS/D)結構降低源/汲極串聯電阻；以及(4) CMOS相容的低熱預算製程。首先，在沒有使用離子佈植技術下，具有10奈米通道寬度(channel width, Wch)與高深寬比(aspect ratio, A.R. = Tch/ Wch ~ 3.4)之N型多閘極無接面鰭式電晶體和N型多閘極反轉型(inversion mode, IM)鰭式電晶體被成功地製作和呈現。N型多閘極無接面鰭式電晶體表現出優異的電特性，包含：(1) 低的閘極驅動電壓(gate overdrive voltage,

VG − VTH) = 2 V；(2) 極接近理想的次臨界擺幅(subthreshold swing, S.S.) ~ 68 mV/dec.；(3) 陡峭的平均次臨界擺幅(average subthreshold swing, A.S.S.) ~ 73 mV/dec.；(4) 小的汲極引致能障下降(drain-induced barrier lowing, DIBL) ~ 9 mV/V；(5) 高的導通電流(on current, ION) ~ 140 μA/μm；(6) 非常高的導通/關閉電流比(on/off current ratio, ION/IOFF) ~ 1.1 × 108 (VD

= 1 V)；以及(7) 高的場效載子遷移率(field-effect mobility, μFE) ~ 35 cm2/Vs。因此，N型多閘極無接面鰭式電晶體是有潛力及可行的選擇能應用於積層型三維積體電路(monolithic 3-D ICs)上。接著，在沒有使用離子佈植技術下，我們也成功地製作和呈現出具有不同臨場摻雜N型多晶矽(in-situ n+ doped poly-Si)鰭式通道尺寸(fin channel dimension)的N型多閘極無接面鰭式電晶體。經由研究結果得知，元件之次臨界特性與臨界電壓非常敏感於通道尺寸，特別是通道寬度。隨著增加臨場摻雜N型多晶矽薄膜的厚度，臨場摻雜N型

多晶矽薄膜之結晶性、載子遷移率與有效載子濃度均會提升。這將直接地影響到元件的導通電流、臨界電壓與平均次臨界擺幅。在良好的次臨界特性與優異的驅動電流之間做評估後，由於具有低高寬比(A.R. ~ 2.35)之元件表現出較高的臨界電壓、低的S.S. ~ 61 mV/dec.與低的IOFF ~ 0.09 pA；而具有高高寬比(A.R. ~ 5.30)之元件表現出較低的臨界電壓與高的驅動電流 ~ 151 μA/μm，因此我們認為兩元件分別適用於低功耗(low-power, LP)與高性能(high-performance, HP)的應用上。另外，具有適當高寬比(A.R. ~ 3.35)之元件能表現出相當

陡峭的S.S. ~ 66 mV/dec.與最高的ION/IOFF ~ 1.2 × 108。最後，通道摻雜濃度(channel doping concentration, Nch)與熱預算(thermal budget)對P型多閘極無接面聚集型(junctionless accumulation mode, JAM)鰭式電晶體之電特性的影響也被實驗性地研究和全方位地討論。經由研究結果得知，元件之有效載子濃度與臨界電壓非常敏感於通道摻雜濃度。隨著增加通道摻雜濃度，經過額外源/汲極活化過程後，在P型多閘極無接面聚集型鰭式電晶體中，我們第一次發現有比較多的硼(boron, B)原子會穿過閘極氧化層從P

型鰭式通道至N型多晶矽閘極，導致次臨界特性惡化與正的臨界電壓飄移。經由增加氮化溫度(nitridation temperature, TN)從700度至800度於一氧化二氮(nitrous oxide, N2O)環境，閘極氧化層品質能被明顯地改善，因而改善次臨界擺幅、增加導通電流與提升閘極氧化層崩潰電場(gate oxide breakdown E-field, EOBD)。憑藉使用適當的通道摻雜濃度(Nch = 5 × 1018 cm-3)、低熱預算的源/汲極活化過程與適當的閘極氧化層氮化溫度(TN = 800 °C)，多閘極無接面聚集型鰭式電晶體能表現出最陡峭的S.S. ~ 86 mV/d

ec.、最高的EOBD ~ 12.1 MV/cm與一個相當高的ION/IOFF ~ 7.7 × 107。因此，這些N型多閘極多晶矽無接面鰭式電晶體與P型多閘極多晶矽無接面聚集型鰭式電晶體是很有希望的候選者應用於積層型三維積體電路上。