歡迎來到演算法、軟體和硬體三位一體的未來世界論文書籍站
國立陽明交通大學 電子研究所 侯拓宏所指導 王譽霖的 二值神經網路於數位與記憶體內運算架構加速器運行之比較 （2021），提出mac模擬器2021關鍵因素是什麼，來自於數位架構、記憶體內運算架構、二值神經網路。
而第二篇論文國立陽明交通大學 資訊科學與工程研究所 曾煜棋所指導 郭羽喬的 在VANET中應用監督式學習於叢集為基礎的TDMA MAC協定 （2021），提出因為有 車載隨意網路、多層感知器、分群、監督式學習、時槽管理的重點而找出了 mac模擬器2021的解答。
二值神經網路於數位與記憶體內運算架構加速器運行之比較
為了解決mac模擬器2021 的問題，作者王譽霖 這樣論述：
隨著人工智慧演算法的快速發展，為了能夠達到有效的應用，硬體加速器的設計也越來越重要。目前比較常見的加速器硬體架構主要可以分為傳統的數位架構以及近年來逐漸受到重視的記憶體內運算(Computing-in-memory, CIM)架構。傳統數位架構便是記憶體和計算單元分開的馮·諾依曼計算架構(von Neumann architecture)。然而當使用這樣的架構來處理複雜的類神經網路時，大量的資料傳輸導致整個運算過程既費時又耗能。因此，有人提出使用非揮發性的記憶體(nonvolatile memory, NVM)來儲存類神經網路的權重以節省資料傳輸的時間和能耗，並且直接在記憶體陣列上做大量平行
的乘法累加運算，形成記憶體內運算架構。雖然對於兩種不同架構的加速器各自都已經有相當多實體晶片或是模擬器被提出，但是目前仍然沒有兩種架構在相同製程、運行相同演算法模型等條件下對於速度、面積和能耗的完整分析與比較。因此，為了能夠做到公平的比較，本論文使用了以下的方法做兩架構的評估： 1)我們使用二值神經網路作為主要的分析模型。 2)我們使用了具有競爭力的兩種架構做為比較的依據。數位架構的部分我們參考了BinarEye的硬體設計，記憶體內計算架構的部分我們則是使用了以電阻式記憶體(Resistive Random-Access Memory, RRAM)作為記憶體單元所組成的記憶體陣列來當作主要的運
算區域。 3)我們不只分析了硬體使用率以及不同計算單元陣列大小在運行演算法時對能耗的影響，同時也討論了在卷積神經網路(Convolutional Neural Network, CNN)上特有的組融合層(fused-layer)資料流設計。我們做了數位架構加速器和記憶體內運算架構加速器在運行二值化的全連接神經網路(Fully-connected Neural Network, FCNN)和卷積神經網路時面積與能耗上的全面分析和比較。綜觀所有運行後的分析結果，記憶體內運算架構在能耗上都能夠有比數位架構還要好的表現，但是在面積的部分則會根據運行的演算法模型大小來決定的記憶體內運算架構是否具有優勢。
當神經網路模型比較大時，數位架構在面積上的表現會比記憶體內運算架構還要好。除了這兩種架構的比較之外，我們也加入了混合架構和可複寫式記憶體內運算架構的分析。分析的結果顯示，混合架構做硬體設計時在面積與能耗的取捨上能夠更加有彈性，而可複寫式記憶體內運算架構雖然無論是在面積或是能耗上都能夠有比其他種類架構更好的表現，但是在速度上的表現會比較差。
在VANET中應用監督式學習於叢集為基礎的TDMA MAC協定
為了解決mac模擬器2021 的問題，作者郭羽喬 這樣論述：
智慧交通系統(ITS)旨在利用電子、電信及資訊科技、控制、機械等技術於各種 運輸系統，以改善交通運輸問題。車載隨意網路(VANET)在智慧交通系統中起著關鍵 作用，它允許許多移動中車輛能夠相互通信，而無需固定的基礎設施。不幸的是，隱 藏終端問題在車載隨意網路中是一個眾所周知的問題，IEEE 802.11p協定無法解，因為 它沒有使用請求發送/清除發送(RTS/CTS)流控制。且由於車輛拓撲結構的變化，車 輛的時隙分配也會遇到稱為合併碰撞的問題。各種MAC協定被提出用於車載隨意網路中以解隱藏終端問題和合併衝突問題，也有 以數學分析模型為基礎的方法被提出用於有效的時隙分配管理。但是，他們沒有注意
到大量時槽分配的在問題:時隙獲取延遲顯著影響服務延遲和總傳輸延遲。針對平衡訪問衝突延遲和時隙獲取延遲以提高網路效能，目前為止並沒有相關的研 究。隨著人工智能技術的發展，我們思考能否將人工智能技術應用於車載隨意網路的 節點分群及時槽數量分配策略上。本文中，我們提出了一個多層感知器模型來預測不 同分組及時槽分配下的網路數據，此外，我們也將應用有別以往的傳統分群模型於產 生高品質的節點分群訓練資料。我們利用利用監督式學習模型學習了網路模擬器模擬 車載隨意網路的網路行為，並設計了一個在車載隨意網路中的動態節點分群與時槽數 量分配系統，能依據不同的網路狀態給予適當的策略。