i7 12代的問題，透過圖書和論文來找解法和答案更準確安心。 我們找到下列懶人包和總整理

計算機組成與設計：硬件/軟件接口（ARM版）

為了解決i7 12代的問題，作者（美）戴維·A.帕特森 這樣論述：

本書由2017年圖靈獎得主Patterson和Hennessy共同撰寫，是電腦體系結構領域的經典教材，強調軟硬體協同設計及其對性能的影響。 本書採用ARMv8體系結構,講解硬體技術、組合語言、電腦算數運算、流水線、記憶體層次結構以及I/O的基本原理。新內容涵蓋平板電腦、雲基礎設施、ARM（行動計算裝置）以及x86（雲計算）體系結構，新實例包括IntelCorei7、ARMCortex-A53以及NVIDIAFermiGPU。本書適合作為高等院校電腦專業的教材，也適合廣大專業技術人員參考。 出版者的話 讚譽 譯者序 前言 作者簡介 第1章　電腦的抽象與技術 1 1.1　引言

1 1.1.1　電腦應用的分類和特點 2 1.1.2　歡迎來到後PC時代 3 1.1.3　你能從本書中學到什麼 4 1.2　電腦體系結構中的8個偉大思想 6 1.2.1　面向摩爾定律的設計 6 1.2.2　使用抽象簡化設計 7 1.2.3　加速大概率事件 7 1.2.4　通過並行提高性能 7 1.2.5　通過流水線提高性能 7 1.2.6　通過預測提高性能 7 1.2.7　記憶體層次結構 7 1.2.8　通過冗餘提高可靠性 7 1.3　程式表像之下 8 1.4　硬體包裝之下 10 1.4.1　顯示器 11 1.4.2　觸控式螢幕 12 1.4.3　打開主機殼 13 1.4.4　資料的安全存儲

15 1.4.5　與其他電腦通信 16 1.5　處理器和記憶體製造技術 17 1.6　性能 20 1.6.1　性能的定義 20 1.6.2　性能的度量 22 1.6.3　CPU的性能及其度量因素 24 1.6.4　指令的性能 24 1.6.5　經典的CPU性能公式 25 1.7　功耗牆 28 1.8　滄海巨變：從單一處理器向多處理器轉變 29 1.9　實例：Intel Core i7基準測試 32 1.9.1　SPEC CPU基準測試程式 32 1.9.2　SPEC功耗基準測試程式 34 1.10　謬誤與陷阱 34 1.11　本章小結 36 1.12　歷史觀點與拓展閱讀 37 1.13　練習

題 38 第2章　指令：電腦的語言 42 2.1　引言 42 2.2　電腦硬體的操作 44 2.3　電腦硬體的運算元 46 2.3.1　記憶體運算元 47 2.3.2　常數或立即數運算元 50 2.4　有符號數和無符號數 51 2.5　電腦中指令的表示 56 2.6　邏輯操作 61 2.7　決策指令 64 2.7.1　迴圈 65 2.7.2　邊界檢查的簡便方法 67 2.7.3　case/switch語句 67 2.8　電腦硬體對過程的支援 68 2.8.1　使用更多的寄存器 69 2.8.2　過程嵌套 71 2.8.3　在棧中為新資料分配空間 73 2.8.4　在堆中為新資料分配空間 74

2.9　人機交互 76 2.10　LEGv8中的寬立即數和地址的定址 79 2.10.1　寬立即數 79 2.10.2　分支中的定址 80 2.10.3　LEGv8定址模式總結 82 2.10.4　機器語言解碼 82 2.11　並行與指令：同步 86 2.12　翻譯並啟動程式 88 2.12.1　編譯器 88 2.12.2　彙編器 89 2.12.3　連結器 90 2.12.4　載入器 92 2.12.5　動態連結程式庫 92 2.12.6　啟動Java程式 94 2.13　綜合實例：C排序程式 95 2.13.1　swap過程 95 2.13.2　sort過程 97 2.14　陣列和指標

101 2.14.1　用陣列實現clear 102 2.14.2　用指針實現clear 102 2.14.3　比較兩個版本的clear 103 2.15　高級主題：編譯C和解釋Java 104 2.16　實例：MIPS指令集 104 2.17　實例：ARMv7（32位元）指令集 105 2.18　實例：x86指令集 106 2.18.1　Intel x86的演進 107 2.18.2　x86寄存器和資料定址模式 108 2.18.3　x86整數操作 110 2.18.4　x86指令編碼 112 2.18.5　x86總結 112 2.19　實例：ARMv8指令集的其他部分 113 2.19.1　

完整的ARMv8整數算術邏輯指令 114 2.19.2　完整的ARMv8整數資料傳輸指令 116 2.19.3　完整的ARMv8分支指令 117 2.20　謬誤與陷阱 118 2.21　本章小結 119 2.22　歷史觀點與拓展閱讀 121 2.23　練習題 121 第3章　電腦的算數運算 128 3.1　引言 128 3.2　加法和減法 128 3.3　乘法 131 3.3.1　順序乘法演算法及硬體 131 3.3.2　有符號乘法 134 3.3.3　更快速的乘法 134 3.3.4　LEGv8中的乘法 134 3.3.5　小結 135 3.4　除法 135 3.4.1　除法演算法及硬體

135 3.4.2　有符號除法 137 3.4.3　更快速的除法 138 3.4.4　LEGv8中的除法 138 3.4.5　小結 139 3.5　浮點運算 140 3.5.1　浮點表示 141 3.5.2　異常和中斷 142 3.5.3　IEEE 754浮點標準 142 3.5.4　浮點加法 145 3.5.5　浮點乘法 148 3.5.6　LEGv8中的浮點指令 150 3.5.7　算術精確性 154 3.5.8　小結 156 3.6　並行與電腦算術：子字並行 157 3.7　實例：x86中的流處理SIMD擴展和高級向量擴展 158 3.8　實例：其他的ARMv8算術指令 160 3.8.

1　完整的ARMv8整數和浮點算術指令 160 3.8.2　完整的ARMv8 SIMD指令 161 3.9　加速：子字並行和矩陣乘法 163 3.10　謬誤與陷阱 166 3.11　本章小結 168 3.12　歷史觀點與拓展閱讀 171 3.13　練習題 171 第4章　處理器 175 4.1　引言 175 4.1.1　一種基本的LEGv8實現 176 4.1.2　實現概述 176 4.2　邏輯設計的一般方法 178 4.3　建立資料通路 180 4.4　一種簡單的實現機制 187 4.4.1　ALU控制 187 4.4.2　主控制單元的設計 188 4.4.3　資料通路的操作 191 4.

4.4　完成控制單元 194 4.4.5　為什麼不使用單週期實現 195 4.5　流水線概述 197 4.5.1　面向流水線的指令集設計 200 4.5.2　流水線冒險 200 4.5.3　流水線概述小結 206 4.6　流水線資料通路及其控制 207 4.6.1　圖形化表示的流水線 215 4.6.2　流水線控制 218 4.7　數據冒險：旁路與阻塞 221 4.8　控制冒險 231 4.8.1　假定分支不發生 231 4.8.2　減少分支延遲 232 4.8.3　動態分支預測 234 4.8.4　流水線小結 236 4.9　異常 236 4.9.1　LEGv8體系結構中的異常處理 237

4.9.2　流水線實現中的異常 238 4.10　指令級並行 241 4.10.1　推測的概念 242 4.10.2　靜態多發射 243 4.10.3　動態多發射 246 4.10.4　動態流水線調度 247 4.10.5　能耗效率與高級流水線 249 4.11　實例：ARM Cortex-A53和Intel Core i7流水線 250 4.11.1　ARM Cortex-A53 251 4.11.2　Intel Core i7 920 253 4.11.3　Intel Core i7 920的性能 255 4.12　加速：指令級並行和矩陣乘法 256 4.13　高級主題：採用硬體設計語言描

述和建模流水線的數位設計技術以及更多流水線示例 258 4.14　謬誤與陷阱 258 4.15　本章小結 259 4.16　歷史觀點與拓展閱讀 260 4.17　練習題 260 第5章　大容量和高速度：開發記憶體層次結構 271 5.1　引言 271 5.2　記憶體技術 275 5.2.1　SRAM技術 275 5.2.2　DRAM技術 275 5.2.3　快閃記憶體 277 5.2.4　磁碟記憶體 277 5.3　cache的基本原理 279 5.3.1　cache訪問 280 5.3.2　cache缺失處理 285 5.3.3　寫操作處理 285 5.3.4　cache實例：Intrin

sity FastMATH處理器 287 5.3.5　小結 289 5.4　cache性能的評估和改進 289 5.4.1　通過更靈活的塊放置策略來減少cache缺失 292 5.4.2　在cache中查找塊 295 5.4.3　替換塊的選擇 296 5.4.4　使用多級cache減少缺失代價 297 5.4.5　通過分塊進行軟體優化 299 5.4.6　小結 303 5.5　可信記憶體層次結構 303 5.5.1　失效的定義 303 5.5.2　糾1檢2漢明碼（SEC/DED） 305 5.6　虛擬機器 308 5.6.1　虛擬機器監視器的要求 309 5.6.2　指令集體系結構（缺乏）對虛

擬機器的支援 309 5.6.3　保護和指令集體系結構 310 5.7　虛擬記憶體 310 5.7.1　頁的存放和查找 313 5.7.2　缺頁故障 315 5.7.3　用於大型虛擬位址的虛擬記憶體 316 5.7.4　關於寫 318 5.7.5　加快位址轉換：TLB 318 5.7.6　Intrinsity FastMATH TLB 319 5.7.7　集成虛擬記憶體、TLB和cache 322 5.7.8　虛擬記憶體中的保護 323 5.7.9　處理TLB缺失和缺頁 324 5.7.10　小結 326 5.8　記憶體層次結構的一般框架 328 5.8.1　問題1：塊放在何處 328 5.8

.2　問題2：如何找到塊 329 5.8.3　問題3：cache缺失時替換哪一塊 330 5.8.4　問題4：寫操作如何處理 330 5.8.5　3C：一種理解記憶體層次結構行為的直觀模型 331 5.9　使用有限狀態機控制簡單的cache 332 5.9.1　一個簡單的cache 333 5.9.2　有限狀態機 333 5.9.3　一個簡單cache控制器的有限狀態機 335 5.10　並行與記憶體層次結構：cache一致性 336 5.10.1　實現一致性的基本方案 337 5.10.2　監聽協議 337 5.11　並行與記憶體層次結構：廉價冗餘磁碟陣列 339 5.12　高級主題：實現c

ache控制器 339 5.13　實例：ARM Cortex-A53和Intel Core i7的記憶體層次結構 339 5.14　實例：ARMv8系統的剩餘部分以及特殊指令 343 5.15　加速：cache分塊和矩陣乘法 345 5.16　謬誤與陷阱 346 5.17　本章小結 349 5.18　歷史觀點與拓展閱讀 350 5.19　練習題 350 第6章　並行處理器：從用戶端到雲 362 6.1　引言 362 6.2　創建並行處理常式的難點 364 6.3　SISD、MIMD、SIMD、SPMD和向量 367 6.3.1　x86中的SIMD：多媒體擴展 368 6.3.2　向量 368

6.3.3　向量與標量 370 6.3.4　向量與多媒體擴展 370 6.4　硬體多執行緒 372 6.5　多核和其他共用記憶體多處理器 375 6.6　圖形處理單元 378 6.6.1　NVIDIA GPU體系結構簡介 379 6.6.2　NVIDIA GPU存儲結構 380 6.6.3　正確理解GPU 381 6.7　集群、倉儲式電腦和其他消息傳遞多處理器 383 6.8　多處理器網路拓撲簡介 386 6.9　與外界通信：集群網路 389 6.10　多處理器基準測試程式和性能模型 389 6.10.1　性能模型 391 6.10.2　Roof?line模型 392 6.10.3　兩代Op

teron的比較 393 6.11　實例：Intel Core i7 960和NVIDIA Tesla GPU的評測及Roof?line模型 396 6.12　加速：多處理器和矩陣乘法 399 6.13　謬誤與陷阱 402 6.14　本章小結 403 6.15　歷史觀點與拓展閱讀 405 6.16　練習題 405 附錄A　邏輯設計基礎 414 索引 470 網路內容 附錄B　圖形處理單元 附錄C　控制器的硬體實現 附錄D　RISC指令集體系結構 術語表 擴展閱讀

i7 12代進入發燒排行的影片

結合目標偵測技術與異常活動辨識之 自動視訊監控系統框架設計

為了解決i7 12代的問題，作者王俊曄 這樣論述：

自動視訊監控系統過去以人力為主，是安全巡防人員實地監控區域安全，現在以網路為主，運用數位化網路串連監控設備進行遠端監控，受惠於機器學習的快速發展，自動化視訊監控系統已朝向以智慧為主演進，整合計算機視覺技術來進行異常活動偵測。本論文目的係提出自動視訊監控系統架構以Apache Spark Streaming串流平台為基礎，整合大資料處理與機器學習、深度學習技術以解決異常活動偵測的問題與解高負載問題，並具負載平衡以及即時偵測等效能。使用方法以基礎伺服器核心架構利用 Apache Kafka，連結三台Intel Core i7與1080Ti GPU電腦主機為分散式運算環境，做為伺服節點之間的通訊中

介軟體。使用UCF-Crime資料集作為測試與訓練，還設立了教異常活動的異常場景，異常指數是經過sigmoid所產生，數值範圍0~1，越高分代表越異常，發生異常活動的那瞬間異常值為0.6。實驗結果：網路延遲的實驗中發現兩個Broker可以稍微降低延遲，開啟越多的Topic會提高硬體的負擔，5個Topic的延遲時間相比1個Topic高達4倍左右。開啟多核心可以大幅提高效能，當Topic數量逐漸成長，效能提升幅度也越來越明顯，數據結果證明監控系統能達到低延遲、高吞吐的目標。本研究貢獻有二：1.自動化監控系統能夠做到即時目標偵測。2.運用Kafka降低自動化監控系統的延遲。

深入理解計算機系統（原書第3版）

為了解決i7 12代的問題，作者（美）蘭德爾 E.布萊恩特，大衛 R.奧哈拉倫 這樣論述：

和第2版相比，本版內容上最大的變化是，從以IA32和x86-64為基礎轉變為完全以x86-64為基礎。主要更新如下：•基於x86-64，大量地重寫代碼，首次介紹對處理浮點數據的程序的機器級支持。•處理器體系結構修改為支持64位字和操作的設計。•引入更多的功能單元和更復雜的控制邏輯，使基於程序數據流表示的程序性能模型預測更加可靠。•擴充關於用GOT和PLT創建與位置無關代碼的討論，描述了更加強大的鏈接技術（比如庫打樁）。•增加了對信號處理程序更細致的描述，包括異步信號安全的函數等。•采用最新函數，更新了與協議無關和線程安全的網絡編程。Randal E. Bryant 1981年於麻省理工學院獲得

計算機博士學位，1984年至今一直任教於卡內基-梅隆大學。現任卡內基-梅隆大學計算機科學學院院長、教授，同時還受邀任教於電子和計算機工程系。他從事本科生和研究生計算機系統方面課程的教學近40年。他和O』Hallaron教授一起在卡內基梅隆大學開設了15-213課程「計算機系統導論」，那便是本書的基礎。他還是ACM院士、IEEE院士、美國國家工程院院士和美國人文與科學研究院院士。其研究成果被Intel、IBM、Fujitsu和Microsoft等主要計算機制造商使用，他還因研究獲得過Semiconductor Research Corporation、ACM、IEEE頒發的多項大獎。David

R. O』Hallaron卡內基梅隆大學電子和計算機工程系教授。在弗吉尼亞大學（University of Virginia）獲得計算機科學的博士學位，2007年-2010年為Intel匹茲堡實驗室主任。他教授本科生和研究生的計算機系統方面的課程已有20余年，並和Bryant教授一起開設了「計算機系統導論」課程。曾獲得CMU計算機學院頒發的Herbert Simon傑出教學獎。他主要從事計算機系統領域的研究，與Quake項目成員一起獲得過高性能計算領域中的最高國際獎項——Gordon Bell獎。他目前的工作重點是研究自動分級（autograding）概念，即評價其他程序質量的程序。

出版者的話中文版序一中文版序二譯者序前言關於作者第1章 計算機系統漫游11.1 信息就是位+上下文11.2 程序被其他程序翻譯成不同的格式31.3 了解編譯系統如何工作是大有益處的41.4 處理器讀並解釋儲存在內存中的指令51.4.1 系統的硬件組成51.4.2 運行hello程序71.5 高速緩存至關重要91.6 存儲設備形成層次結構91.7 操作系統管理硬件101.7.1 進程111.7.2 線程121.7.3 虛擬內存121.7.4 文件141.8 系統之間利用網絡通信141.9 重要主題161.9.1 Amdahl定律161.9.2 並發和並行171.9.3 計算機系統中抽

象的重要性191.10 小結20參考文獻說明20練習題答案20部分程序結構和執行第2章 信息的表示和處理222.1 信息存儲242.1.1 十六進制表示法252.1.2 字數據大小272.1.3 尋址和字節順序292.1.4 表示字符串342.1.5 表示代碼342.1.6 布爾代數簡介352.1.7 C語言中的位級運算372.1.8 C語言中的邏輯運算392.1.9 C語言中的移位運算402.2 整數表示412.2.1 整型數據類型422.2.2 無符號數的編碼432.2.3 補碼編碼442.2.4 有符號數和無符號數之間的轉換492.2.5 C語言中的有符號數與無符號數522.2.6 擴展

一個數字的位表示542.2.7 截斷數字562.2.8 關於有符號數與無符號數的建議582.3 整數運算602.3.1 無符號加法602.3.2 補碼加法622.3.3 補碼的非662.3.4 無符號乘法672.3.5 補碼乘法672.3.6 乘以常數702.3.7 除以2的冪712.3.8 關於整數運算的后思考742.4 浮點數752.4.1 二進制小數762.4.2 IEEE浮點表示782.4.3 數字示例792.4.4 舍入832.4.5 浮點運算852.4.6 C語言中的浮點數862.5 小結87參考文獻說明88家庭作業88練習題答案97第3章 程序的機器級表示1093.1 歷史觀點1

103.2 程序編碼1133.2.1 機器級代碼1133.2.2 代碼示例1143.2.3 關於格式的注解1173.3 數據格式1193.4 訪問信息1193.4.1 操作數指示符1213.4.2 數據傳送指令1223.4.3 數據傳送示例1253.4.4 壓入和彈出棧數據1273.5 算術和邏輯操作1283.5.1 加載有效地址1293.5.2 一元和二元操作1303.5.3 移位操作1313.5.4 討論1313.5.5 特殊的算術操作1333.6 控制1353.6.1 條件碼1353.6.2 訪問條件碼1363.6.3 跳轉指令1383.6.4 跳轉指令的編碼1393.6.5 用條件控制

來實現條件分支3.6.6 用條件傳送來實現條件分支3.6.7 循環1493.6.8 switch語句1593.7 過程1643.7.1 運行時棧1643.7.2 轉移控制1653.7.3 數據傳送1683.7.4 棧上的局部存儲1703.7.5 寄存器中的局部存儲空間1723.7.6 遞歸過程1743.8 數組分配和訪問1763.8.1 基本原則1763.8.2 指針運算1773.8.3 嵌套的數組1783.8.4 定長數組1793.8.5 變長數組1813.9 異質的數據結構1833.9.1 結構1833.9.2 聯合1863.9.3 數據對齊1893.10 在機器級程序中將控制與數據結合起

來1923.10.1 理解指針1923.10.2 應用：使用GDB調試器1933.10.3 內存越界引用和緩沖區溢出1943.10.4 對抗緩沖區溢出攻擊1983.10.5 支持變長棧幀2013.11 浮點代碼2043.11.1 浮點傳送和轉換操作2053.11.2 過程中的浮點代碼2093.11.3 浮點運算操作2103.11.4 定義和使用浮點常數2123.11.5 在浮點代碼中使用位級操作2123.11.6 浮點比較操作2133.11.7 對浮點代碼的觀察結論2153.12 小結216參考文獻說明216家庭作業216練習題答案226第4章 處理器體系結構2434.1 Y86—64指令集體

系結構2454.1.1 程序員可見的狀態2454.1.2 Y86—64指令2454.1.3 指令編碼2464.1.4 Y86—64異常2504.1.5 Y86—64程序2514.1.6 一些Y86—64指令的詳情2554.2 邏輯設計和硬件控制語言HCL2564.2.1 邏輯門2574.2.2 組合電路和HCL布爾表達式2574.2.3 字級的組合電路和HCL整數表達式2584.2.4 集合關系2614.2.5 存儲器和時鍾2624.3 Y86—64的順序實現2644.3.1 將處理組織成階段2644.3.2 SEQ硬件結構2724.3.3 SEQ的時序2744.3.4 SEQ階段的實現277

4.4 流水線的通用原理2824.4.1 計算流水線2824.4.2 流水線操作的詳細說明2844.4.3 流水線的局限性2844.4.4 帶反饋的流水線系統2874.5 Y86—64的流水線實現2884.5.1 SEQ+：重新安排計算階段2884.5.2 插入流水線寄存器2894.5.3 對信號進行重新排列和標號2924.5.4 預測下一個PC2934.5.5 流水線冒險2954.5.6 異常處理3064.5.7 PIPE各階段的實現3084.5.8 流水線控制邏輯3144.5.9 性能分析3224.5.10 未完成的工作3234.6 小結325參考文獻說明326家庭作業327練習題答案33

1第5章 優化程序性能3415.1 優化編譯器的能力和局限性3425.2 表示程序性能3455.3 程序示例3475.4 消除循環的低效率3505.5 減少過程調用3535.6 消除不必要的內存引用3545.7 理解現代處理器3575.7.1 整體操作3575.7.2 功能單元的性能3615.7.3 處理器操作的抽象模型3625.8 循環展開3665.9 提高並行性3695.9.1 多個累積變量3705.9.2 重新結合變換3735.10 優化合並代碼的結果小結3775.11 一些限制因素3785.11.1 寄存器溢出3785.11.2 分支預測和預測錯誤處罰3795.12 理解內存性能382

5.12.1 加載的性能3825.12.2 存儲的性能3835.13 應用：性能提高技術3875.14 確認和消除性能瓶頸3885.14.1 程序剖析3885.14.2 使用剖析程序來指導優化3905.15 小結392參考文獻說明393家庭作業393練習題答案395第6章 存儲器層次結構3996.1 存儲技術3996.1.1 隨機訪問存儲器4006.1.2 磁盤存儲4066.1.3 固態硬盤4146.1.4 存儲技術趨勢4156.2 局部性4186.2.1 對程序數據引用的局部性4186.2.2 取指令的局部性4196.2.3 局部性小結4206.3 存儲器層次結構4216.3.1 存儲器層次

結構中的緩存4226.3.2 存儲器層次結構概念小結4246.4 高速緩存存儲器4256.4.1 通用的高速緩存存儲器組織結構4256.4.2 直接映像高速緩存4276.4.3 組相聯高速緩存4336.4.4 全相聯高速緩存4346.4.5 有關寫的問題4376.4.6 一個真實的高速緩存層次結構的解剖4386.4.7 高速緩存參數的性能影響4396.5 編寫高速緩存友好的代碼4406.6 綜合：高速緩存對程序性能的影響4446.6.1 存儲器山4446.6.2 重新排列循環以提高空間局部性4476.6.3 在程序中利用局部性4506.7 小結450參考文獻說明451家庭作業451練習題答案4

59第二部分在系統上運行程序第7章 鏈接4647.1 編譯器驅動程序4657.2 靜態鏈接4667.3 目標文件4667.4 可復位位目標文件4677.5 符號和符號表4687.6 符號解析4707.6.1 鏈接器如何解析多復位義的全局符號4717.6.2 與靜態庫鏈接4757.6.3 鏈接器如何使用靜態庫來解析引用4777.7 復位位4787.7.1 復位位條目4797.7.2 復位位符號引用4797.8 可執行目標文件4837.9 加載可執行目標文件4847.10 動態鏈接共享庫4857.11 從應用程序中加載和鏈接共享庫4877.12 位置無關代碼4897.13 庫打樁機制4927.13

.1 編譯時打樁4927.13.2 鏈接時打樁4927.13.3 運行時打樁4947.14 處理目標文件的工具4967.15 小結496參考文獻說明497家庭作業497練習題答案499第8章 異常控制流5018.1 異常5028.1.1 異常處理5038.1.2 異常的類別5048.1.3 Linux／x86—64系統中的異常5058.2 進程5088.2.1 邏輯控制流5088.2.2 並發流5098.2.3 私有地址空間5098.2.4 用戶模式和內核模式5108.2.5 上下文切換5118.3 系統調用錯誤處理5128.4 進程控制5138.4.1 獲取進程ID5138.4.2 創建和終

止進程5138.4.3 回收子進程5168.4.4 讓進程休眠5218.4.5 加載並運行程序5218.4.6 利用fork和execve運行程序5248.5 信號5268.5.1 信號術語5278.5.2 發送信號5288.5.3 接收信號5318.5.4 阻塞和解除阻塞信號5328.5.5 編寫信號處理程序5338.5.6 同步流以避免討厭的並發錯誤5408.5.7 顯式地等待信號5438.6 非本地跳轉5468.7 操作進程的工具5508.8 小結550參考文獻說明550家庭作業550練習題答案556第9章 虛擬內存5599.1 物理和虛擬尋址5609.2 地址空間5609.3 虛擬內存

作為緩存的工具5619.3.1 DRAM緩存的組織結構5629.3.2 頁表5629.3.3 頁命中5639.3.4 缺頁5649.3.5 分配頁面5659.3.6 又是局部性救了我們5659.4 虛擬內存作為內存管理的工具5659.5 虛擬內存作為內存保護的工具5679.6 地址翻譯5679.6.1 結合高速緩存和虛擬內存5709.6.2 利用TLB加速地址翻譯5709.6.3 多級頁表5719.6.4 綜合：端到端的地址翻譯5739.7 案例研究：Intel Core i7／Linux內存系統5769.7.1 Core i7地址翻譯5769.7.2 Linux虛擬內存系統5809.8 內存

映射5829.8.1 再看共享對象5839.8.2 再看fork函數5849.8.3 再看execve函數5849.8.4 使用mmap函數的用戶級內存映射5859.9 動態內存分配5879.9.1 malloc和free函數5879.9.2 為什麼要使用動態內存分配5899.9.3 分配器的要求和目標5909.9.4 碎片5919.9.5 實現問題5929.9.6 隱式空閑鏈表5929.9.7 放置已分配的塊5939.9.8 分割空閑塊5949.9.9 獲取額外的堆內存5949.9.10 合並空閑塊5949.9.11 帶邊界標記的合並5959.9.12 綜合：實現一個簡單的分配器5979.9

.13 顯式空閑鏈表6039.9.14 分離的空閑鏈表6049.10 垃圾收集6059.10.1 垃圾收集器的基本知識6069.10.2 Mark&Sweep垃圾收集器6079.10.3 C程序的保守Mark&Sweep6089.11 C程序中常見的與內存有關的錯誤6099.11.1 間接引用壞指針6099.11.2 讀未初始化的內存6099.11.3 允許棧緩沖區溢出6109.11.4 假設指針和它們指向的對象是相同大小的6109.11.5 造成錯位錯誤6119.11.6 引用指針，而不是它所指向的對象6119.11.7 誤解指針運算6119.11.8 引用不存在的變量6129.11.9 引

用空閑堆塊中的數據6129.11.10 引起內存泄漏6139.12 小結613參考文獻說明613家庭作業614練習題答案617第三部分程序間的交互和通信第10章 系統級I／O62210.1 Unix I／O62210.2 文件62310.3 打開和關閉文件62410.4 讀和寫文件62510.5 用RIO包健壯地讀寫62610.5.1 RIO的無緩沖的輸入輸出函數62710.5.2 RIO的帶緩沖的輸入函數62710.6 讀取文件元數據63210.7 讀取目錄內容63310.8 共享文件63410.9 I／O復位向63710.10 標准I／O63810.11 綜合：我該使用哪些I／O函數？63

810.12 小結640參考文獻說明640家庭作業640練習題答案641第11章 網絡編程64211.1 客戶端服務器編程模型64211.2 網絡64311.3 全球IP因特網64611.3.1 IP地址64711.3.2 因特網域名64911.3.3 因特網連接65111.4 套接字接口65211.4.1 套接字地址結構65311.4.2 socket函數65411.4.3 connect函數65411.4.4 bind函數65411.4.5 listen函數65511.4.6 accept函數65511.4.7 主機和服務的轉換65611.4.8 套接字接口的輔助函數66011.4.9 e

cho客戶端和服務器的示例66211.5 Web服務器66511.5.1 Web基礎66511.5.2 Web內容66611.5.3 事務66711.5.4 服務動態內容66911.6 綜合：TINY Web服務器67111.7 小結678參考文獻說明678家庭作業678練習題答案679第12章 並發編程68112.1 基於進程的並發編程68212.1.1 基於進程的並發服務器68312.1.2 進程的優劣68412.2 基於I／O多路復用的並發編程68412.2.1 基於I／O多路復用的並發事件驅動服務器68612.2.2 I／O多路復用技術的優劣69012.3 基於線程的並發編程69112

.3.1 線程執行模型69112.3.2 Posix線程69112.3.3 創建線程69212.3.4 終止線程69312.3.5 回收已終止線程的資源69312.3.6 分離線程69412.3.7 初始化線程69412.3.8 基於線程的並發服務器69412.4 多線程程序中的共享變量69612.4.1 線程內存模型69612.4.2 將變量映射到內存69712.4.3 共享變量69812.5 用信號量同步線程69812.5.1 進度圖70112.5.2 信號量70212.5.3 使用信號量來實現互斥70312.5.4 利用信號量來調度共享資源70412.5.5 綜合：基於預線程化的並發服務

器70812.6 使用線程提高並行性71012.7 其他並發問題71612.7.1 線程安全71612.7.2 可重入性71712.7.3 在線程化的程序中使用已存在的庫函數71812.7.4 競爭71912.7.5 死鎖72112.8 小結722參考文獻說明723家庭作業723練習題答案726附錄A 錯誤處理729參考文獻733

Kubeflow分散式機器學習之研究

為了解決i7 12代的問題，作者林威嶔 這樣論述：

機器學習隨著準確度提高，模型深度會越來越深，輸入的數據量也會越來越大，計算量將會大到無法以一台電腦完成計算，因此需要多台電腦進行聯機運算，實現分散式機器學習。Kubernetes自動部屬容器管理軟體則可以將多臺電腦整合為一個集群，而在Kubernetes基礎上開發出的Kubeflow可以以圖形化的介面來進行管理，內部整合Jupyter Notebook、TensorFlow等多種機器學習相關套件。本研究將會以Kubernetes與Kubeflow所搭建的集群為基本環境，容器方面將會使用Docker虛擬容器，並透過Jupyter Notebook以TensorFlow撰寫分散式訓練。研究集群中

以不同速率處理資料的設備能否有效配合，比較在保有相同準確率下，因設備運算速度的差異對整體運算時間所帶來的影響，分析不同設備彼此搭配的有效程度。未來的研究目標是研究出如何提高不同設備彼此搭配的有效程度。最終本論文發現在達到相同準確度下若想縮減訓練時間，異步訓練是優於同步訓練的，且異步訓練若想完成縮減訓練時間的工作，最多只能接受訓練機器之間有近三倍的效能差異。