ddr原理的問題，透過圖書和論文來找解法和答案更準確安心。 我們找到下列懶人包和總整理

小哥Cadence Allegro PCB軟件操作技巧260例（配視頻教程）

為了解決ddr原理的問題，作者李文慶 這樣論述：

本書根據編著者多年的高速PCB設計經驗編寫，以實用、高效為原則，結合編著者的設計習慣，針對OrCAD Capture原理圖設計、PCB封裝製作、PCB前處理、約束管理器設置、PCB佈局、PCB佈線、PCB鋪銅、PCB後處理、輸出光繪檔等一系列流程中用到的技巧進行詳細講解。   本書內容源於實際工作專案中的設計需要，側重於快速掌握軟體操作，提高軟體操作效率，以及解決專案設計過程中碰到的疑難問題，在內容編排上盡可能避免單純的功能表翻譯，從而讓讀者迅速掌握Cadence Allegro軟體的操作。   本書可供PCB設計工程師、硬體工程師、專案負責人及其他相關電子技術工作者參考，也可作為高等院校相關

專業的教材。 李文慶，資深工程師，暢銷書作者。暢銷書籍《Cadence Allegro 16.6實戰必備教程》已累計印刷13次。原創視頻――小哥Cadence Allegro系列教程的播放量已達數百萬次，廣受讀者好評。 實例1 創建原理圖器件 1 實例2 創建多邏輯器件 7 實例3 創建原理圖工程 12 實例4 添加和排序原理圖頁面 13 實例5 設置原理圖頁面顏色和背景視圖 14 實例6 設置原理圖頁面大小 16 實例7 添加及刪除原理圖器件庫 17 實例8 放置原理圖器件 18 實例9 旋轉及翻轉原理圖器件 18 實例10 繪製原理圖 19 實例11

給原理圖器件重新編號 21 實例12 去掉原理圖位號下的橫線 23 實例13 批量添加或更改封裝屬性值 24 實例14 在Capture中添加器件特殊屬性 25 實例15 在原理圖中顯示封裝資訊 27 實例16 添加和刪除頁碼符號 28 實例17 快速編輯更新原理圖器件 30 實例18 輸入特殊的管腳名稱 31 實例19 在原理圖中繪製正方形和圓形圖案 31 實例20 快速查找原理圖器件和網路 32 實例21 給原理圖器件添加ROOM屬性 33 實例22 設置原理圖和PCB交互設計的選項 34 實例23 生成網路表及常見錯誤解析 34 實例24 統計原理圖中的器件數量 36 實例25 統計原

理圖中的管腳數量 37 實例26 輸出PDF格式原理圖 38 實例27 輸出物料清單 38 實例28 輸出低版本原理圖檔 40 實例29 設置備份原理圖 41 實例30 繪製層次原理圖 41 實例31 進行原理圖DRC（Design Rule Check） 44 實例32 製作表貼焊盤 45 實例33 製作通孔焊盤 48 實例34 設置封裝庫路徑 49 實例35 製作不規則焊盤 50 實例36 製作VIA16D8過孔 53 實例37 創建盲埋孔（方式一） 54 實例38 創建盲埋孔（方式二） 58 實例39 手動製作SOP8表貼封裝 59 實例40 嚮導製作LQFP48L表貼封裝 63 實

例41 嚮導製作BGA256-2727表貼封裝 66 實例42 嚮導製作DIP40-600外掛程式封裝 69 實例43 製作不規則封裝 71 實例44 給封裝添加高度屬性 72 實例45 替換封裝焊盤 72 實例46 更新封裝焊盤 73 實例47 製作金手指封裝 73 實例48 建立Format封裝文件 74 實例49 自動對封裝管腳重新編號 75 實例50 介紹常用檔案格式 76 實例51 講解Class和Subclass 77 實例52 設置快速鍵 80 實例53 可定義的快速鍵有哪些 81 實例54 演示手勢命令 81 實例55 創建10層“．brd”格式的PCB檔 83 實例56 手

動建立板框 86 實例57 調整PCB Editor工具列 87 實例58 導入DXF Outline文件 88 實例59 匯出DXF Outline檔 90 實例60 Outline（輪廓）倒角 91 實例61 快速更改Subclass的顏色 92 實例62 快速顯示和關閉所有Subclass層 93 實例63 設置小視窗佈局 94 實例64 添加和刪除PCB層疊 95 實例65 設置游標顯示方式 96 實例66 去除游標拖影 97 實例67 設置焊盤空心顯示 97 實例68 實心顯示DRC標識 97 實例69 更改預設的高亮顯示顏色 98 實例70 設置自動保存PCB 99 實例71

顯示和隱藏原點標識 100 實例72 更改原點位置（方式一） 100 實例73 更改原點位置（方式二） 101 實例74 調節顏色的顯示亮度 101 實例75 顯示和隱藏網路名 102 實例76 設置Mils單位精度為4位元小數 103 實例77 消除設置Mils單位精度為4位元小數時的警告 104 實例78 Z-Copy Route Keepin區域 104 實例79 Z-Copy Package Keepin區域 105 實例80 導入OrCAD原理圖網路表 105 實例81 解析常見的網路表導入錯誤 106 實例82 恢復PCB Editor預設介面 107 實例83 介紹約束管理器（

Constraint Manager，CM） 108 實例84 設置物理規則 112 實例85 創建差分對物理規則 113 實例86 設置過孔及優先順序 114 實例87 創建Power Net Class 115 實例88 快速設置單根網路線寬 116 實例89 創建DDR差分對 117 實例90 創建間距規則 118 實例91 快速設置單根網路間距 119 實例92 設置區域規則 119 實例93 繪製區域 120 實例94 快速更改區域所賦予的規則 121 實例95 設置銅皮和阻焊的DRC間距 122 實例96 開啟檢查器件是否衝突規則 123 實例97 開啟檢查過孔和通孔管腳重疊規則

123 實例98 設置過孔與表貼焊盤重疊時不報錯 124 實例99 設置排阻Xnet器件模型 125 實例100 設置網路走線的實際物理長度限制規則 126 實例101 創建Xnet和刪除Xnet 127 實例102 創建DDR資料線等長組 132 實例103 設置規則開關 134 實例104 設置及顯示“Plan” 136 實例105 常見的DRC標識說明 137 實例106 錄製Script檔 141 實例107 快速放置封裝 142 實例108 設置“Overlap components by”核取方塊 143 實例109 根據座標放置器件 144 實例110 添加Mark點封裝 1

45 實例111 設置常用佈局柵格 145 實例112 顯示佈局相關子分類 146 實例113 將器件45°旋轉 147 實例114 將模組整體旋轉 147 實例115 設置器件預設放置在Bottom層 148 實例116 鏡像單個器件或模組 148 實例117 “fix”和“unfix”命令 149 實例118 查找器件 150 實例119 一次性移動不規則區域內的所有器件 150 實例120 高亮物件 151 實例121 在PCB中移動封裝的單個管腳 151 實例122 在PCB中顯示器件的值 153 實例123 在PCB中切換器件封裝 153 實例124 在PCB中直接編輯焊盤 15

5 實例125 創建與打散器件組 155 實例126 設置移動器件時不顯示飛線 156 實例127 通過“ix”和“iy”命令平移器件 157 實例128 繪製Package Keepout區域 157 實例129 批量更新封裝 158 實例130 “Refresh Symbol Instance”功能 158 實例131 快速交換器件位置 159 實例132 對齊器件 160 實例133 測量器件間距 162 實例134 佈局模組複用 163 實例135 走線命令選項 166 實例136 設置任意角度走線 167 實例137 自動替換已有走線 167 實例138 群組走線 168 實例13

9 快速顯示和隱藏局部飛線 171 實例140 設置差分對過孔間距 171 實例141 差分對走線技巧 173 實例142 蛇形線走線技巧 173 實例143 差分對內部等長走線技巧 175 實例144 即時顯示走線長度條 176 實例145 批量更改線寬 178 實例146 批量更改走線層 178 實例147 自動平滑優化走線 179 實例148 優化命令選項 180 實例149 快速複製走線和過孔 181 實例150 設置飛線的顏色 183 實例151 扇出DDR3 184 實例152 終端顯示飛線 185 實例153 添加陣列過孔 186 實例154 給網路賦予顏色 187 實例15

5 “color”命令使用技巧 188 實例156 替換單個過孔 188 實例157 批量替換過孔 189 實例158 讓走線在兩個焊盤之間自動居中 190 實例159 添加T點 190 實例160 刪除T點 192 實例161 設置T點的相關顯示 192 實例162 剪斷走線 193 實例163 添加“Ratsnest_Schedule”屬性 194 實例164 快速調整相位 195 實例165 0 mil顯示整板走線 196 實例166 繪製漸變線 197 實例167 自動修改差分對線寬和間距 198 實例168 快速添加和刪除淚滴 199 實例169 設置Datatips 201 實例

170 開啟“Net Logic”功能 202 實例171 設置自動等長繞線 202 實例172 消除走線小拐角 204 實例173 自動將走線拐角變為弧形 204 實例174 鋪銅 205 實例175 繪製Route Keepout區域 206 實例176 設置Route Keepout區域走線不報錯 207 實例177 動態銅皮與靜態銅皮的區別 207 實例178 快速更改銅皮網路 208 實例179 合併銅皮 208 實例180 鏤空銅皮及快速恢復鏤空區域 209 實例181 編輯銅皮輪廓 210 實例182 設置“shape_rki_autoclip”核取方塊 211 實例183

設置全域銅皮為十字花連接 212 實例184 設置單塊銅皮為十字花連接 212 實例185 為管腳單獨添加十字花連接屬性 213 實例186 轉換銅皮形態 214 實例187 快速拖拉銅皮輪廓 215 實例188 分割銅皮 216 實例189 將銅皮快速複製到其他層 219 實例190 刪除死銅 220 實例191 將銅皮換層 221 實例192 繪製網格狀銅皮 222 實例193 對銅皮進行外擴和內縮調整 223 實例194 設置銅皮優先順序 224 實例195 顯示和隱藏銅皮 225 實例196 解決無法更新銅皮的問題 225 實例197 繪製四周為圓角的銅皮 227 實例198 繪製遮

罩罩區域 228 實例199 設置文本參數 228 實例200 批量更改位元號尺寸 229 實例201 調整位元號位置 229 實例202 添加文本絲印 230 實例203 在PCB中繪製圓形絲印 231 實例204 快速查看PCB連通情況 231 實例205 刪除單端走線和多餘過孔 232 實例206 添加和刪除尺寸標注 233 實例207 標注圓的半徑 234 實例208 更改鑽孔符號及生成鑽孔表 234 實例209 取消高亮顯示PCB中的所有物件 235 實例210 輸出低版本的PCB檔 236 實例211 自訂報表 236 實例212 快速重命名PCB檔 238 實例213 生成板

層截面圖 238 實例214 演示3D Viewer 239 實例215 PCB輸出PDF檔 240 實例216 設置PCB Gerber 241 實例217 對Gerber Film資料夾進行排序設置 248 實例218 使用Gerber快速查看視圖 250 實例219 生成Gerber制板檔 251 實例220 解決無法輸出Gerber文件的問題 252 實例221 輸出座標檔 253 實例222 無盤化輸出“．art”文件 253 實例223 加密PCB檔 254 實例224 解決鑽孔表重疊的問題 254 實例225 複用參數 255 實例226 匯出及複用封裝 256 實例227 雙

單位顯示測量結果 257 實例228 忽略DRC標識 258 實例229 快速恢復DRC標識 258 實例230 設置DRC標識的大小 258 實例231 設置預設打開空PCB文件 259 實例232 設置按兩下直接打開“．dsn”文件 259 實例233 設置按兩下直接打開“．brd”文件 260 實例234 無法關聯PCB文件的解決辦法 261 實例235 添加和刪除Subclass 261 實例236 快速查看整板管腳數量 262 實例237 設置靜態銅皮在走線末端的避讓形狀 263 實例238 使用“Slide”命令快速將拐角變為弧形 264 實例239 將CAD板框閉合成“Shap

e”屬性 265 實例240 打散“Shape”屬性板框 266 實例241 設置飛線的顯示方式 266 實例242 設置“In_line”選項 267 實例243 雙區域顯示PCB 268 實例244 隱藏“Visibility”側邊欄中的Film文件 268 實例245 設置“display_nohilitefont”核取方塊 269 實例246 自動變更到當前層走線 270 實例247 設置畫面移動速度 271 實例248 替換特定範圍內的焊盤 272 實例249 “Temp Group”命令的使用 272 實例250 取消記憶線寬功能 273 實例251 設置網路走線使用的過孔數量

274 實例252 設置“No_Drc”屬性 274 實例253 在PCB中按ROOM屬性值放置器件 275 實例254 在PCB中按頁放置器件 275 實例255 開啟PCB預覽功能 276 實例256 使用軌跡進行走線 277 實例257 直接在PCB中查看焊盤尺寸 277 實例258 將走線過孔複製到另一個PCB 278 實例259 多人分工設計同一個PCB 279 實例260 批量剪斷走線 283

Xilinx Zynq-7000嵌入式系統設計與實現：基於Arm Cortex-A9雙核處理器和Vivado的設計方法（第二版）

為了解決ddr原理的問題，作者何賓 這樣論述：

本書是作者在已經出版的《Xilinx Zynq-7000嵌入式系統設計與實現：基於ARM Cortex-A9雙核處理器和Vivado的設計方法》一書的基礎上進行修訂而成的。   本書新修訂後內容增加到30章。修訂後，本書的一大特色就是加入了Arm架構及分類、使用PetaLinux工具在Zynq-7000 SoC上搭建Ubuntu作業系統，以及在Ubuntu作業系統環境下搭建Python語言開發環境，並使用Python語言開發應用程式的內容。   本書修訂後。進一步降低了讀者學習Arm Cortex-A9嵌入式系統的門檻，並引入了在Zynq-7000 SoC上搭建Ubuntu作業系統的新方法。此

外，將流行的Python語言引入到Arm嵌入式系統中，進一步拓寬了在Arm嵌入式系統上開發應用程式的方法。 第1章 Zynq - 7000 SoC設計導論 1 1.1 全可程式設計片上系統基礎知識 1 1.1.1 全可程式設計片上系統的演進 1 1.1.2 SoC與MCU和CPU的比較 3 1.1.3 全可程式設計SoC誕生的背景 4 1.1.4 可程式設計SoC系統技術特點 5 1.1.5 全可程式設計片上系統中的處理器類型 5 1.2 Arm架構及分類 6 1.2.1 M - Profile 7 1.2.2 R - Profile 9 1.2.3 A - Profile

10 1.3 Zynq - 7000 SoC功能和結構 11 1.3.1 Zynq - 7000 SoC產品分類及資源 12 1.3.2 Zynq - 7000 SoC的功能 12 1.3.3 Zynq - 7000 SoC處理系統PS的構成 14 1.3.4 Zynq - 7000 SoC可程式設計邏輯PL的構成 19 1.3.5 Zynq - 7000 SoC內的互聯結構 20 1.3.6 Zynq - 7000 SoC的供電引腳 22 1.3.7 Zynq - 7000 SoC內MIO到EMIO的連接 23 1.3.8 Zynq - 7000 SoC內為PL分配的信號 28 1.4 Z

ynq - 7000 SoC在嵌入式系統中的優勢 30 1.4.1 使用PL實現軟體演算法 30 1.4.2 降低功耗 32 1.4.3 即時減負 33 1.4.4 可重配置計算 34 第2章 AMBA規範 35 2.1 AMBA規範及發展 35 2.1.1 AMBA 1 36 2.1.2 AMBA 2 36 2.1.3 AMBA 3 36 2.1.4 AMBA 4 37 2.1.5 AMBA 5 38 2.2 AMBA APB規範 40 2.2.1 AMBA APB寫傳輸 40 2.2.2 AMBA APB讀傳輸 42 2.2.3 AMBA APB錯誤回應 43 2.2.4 操作狀態 44

2.2.5 AMBA 3 APB信號 44 2.3 AMBA AHB規範 45 2.3.1 AMBA AHB結構 45 2.3.2 AMBA AHB操作 46 2.3.3 AMBA AHB傳輸類型 48 2.3.4 AMBA AHB猝發操作 50 2.3.5 AMBA AHB傳輸控制信號 53 2.3.6 AMBA AHB位址解碼 54 2.3.7 AMBA AHB從設備傳輸回應 55 2.3.8 AMBA AHB資料匯流排 58 2.3.9 AMBA AHB傳輸仲裁 59 2.3.10 AMBA AHB分割傳輸 64 2.3.11 AMBA AHB復位 67 2.3.12 關於AHB資料匯

流排的位元寬 67 2.3.13 AMBA AHB周邊設備 68 2.4 AMBA AXI4規範 69 2.4.1 AMBA AXI4概述 69 2.4.2 AMBA AXI4功能 70 2.4.3 AMBA AXI4互聯結構 78 2.4.4 AXI4 - Lite功能 79 2.4.5 AXI4 - Stream功能 80 第3章 Zynq - 7000系統公共資源及特性 83 3.1 時鐘子系統 83 3.1.1 時鐘子系統架構 83 3.1.2 CPU時鐘域 84 3.1.3 時鐘程式設計實例 86 3.1.4 時鐘子系統內的生成電路結構 87 3.2 復位子系統 91 3.2.1

重定子系統結構和層次 92 3.2.2 重定流程 93 3.2.3 復位的結果 94 第4章 Zynq調試和測試子系統 95 4.1 JTAG和DAP子系統 95 4.1.1 JTAG和DAP子系統功能 97 4.1.2 JTAG和DAP子系統I/O信號 99 4.1.3 程式設計模型 99 4.1.4 Arm DAP控制器 101 4.1.5 跟蹤埠介面單元（TPIU） 102 4.1.6 Xilinx TAP控制器 102 4.2 CoreSight系統結構及功能 103 4.2.1 CoreSight結構概述 103 4.2.2 CoreSight系統功能 104 第5章 Corte

x - A9處理器及指令集 107 5.1 應用處理單元概述 107 5.1.1 基本功能 107 5.1.2 系統級視圖 108 5.2 Cortex - A9處理器結構 110 5.2.1 處理器模式 111 5.2.2 寄存器 113 5.2.3 流水線 118 5.2.4 分支預測 118 5.2.5 指令和資料對齊 119 5.2.6 跟蹤和調試 121 5.3 Cortex - A9處理器指令集 122 5.3.1 指令集基礎 122 5.3.2 資料處理操作 125 5.3.3 記憶體指令 130 5.3.4 分支 131 5.3.5 飽和算術 133 5.3.6 雜項指令 13

4 第6章 Cortex - A9片上記憶體系統結構和功能 138 6.1 L1快取記憶體 138 6.1.1 快取記憶體背景 138 6.1.2 快取記憶體的優勢和問題 139 6.1.3 記憶體層次 140 6.1.4 快取記憶體結構 140 6.1.5 緩存策略 145 6.1.6 寫和取緩衝區 147 6.1.7 緩存性能和命中速度 147 6.1.8 無效和清除緩存 147 6.1.9 一致性點和統一性點 149 6.1.10 Zynq - 7000中Cortex - A9 L1快取記憶體的特性 151 6.2 記憶體順序 153 6.2.1 普通、設備和強順序記憶體模型 154

6.2.2 記憶體屬性 155 6.2.3 記憶體屏障 155 6.3 記憶體管理單元 159 6.3.1 MMU功能描述 160 6.3.2 虛擬記憶體 161 6.3.3 轉換表 162 6.3.4 頁表入口域的描述 165 6.3.5 TLB構成 167 6.3.6 記憶體訪問順序 169 6.4 偵聽控制單元 170 6.4.1 地址過濾 171 6.4.2 SCU主設備埠 171 6.5 L2快取記憶體 171 6.5.1 互斥L2 - L1快取記憶體配置 173 6.5.2 快取記憶體替換策略 174 6.5.3 快取記憶體鎖定 174 6.5.4 使能/禁止L2快取記憶體控制器

176 6.5.5 RAM訪問延遲控制 176 6.5.6 保存緩衝區操作 176 6.5.7 在Cortex - A9和L2控制器之間的優化 177 6.5.8 預取操作 178 6.5.9 程式設計模型 179 6.6 片上記憶體 180 6.6.1 片上記憶體概述 180 6.6.2 片上記憶體功能 181 6.7 系統位址分配 186 6.7.1 位址映射 186 6.7.2 系統匯流排主設備 188 6.7.3 I/O外設 188 6.7.4 SMC記憶體 188 6.7.5 SLCR寄存器 188 6.7.6 雜項PS寄存器 189 6.7.7 CPU私有寄存器 189 第7章

Zynq - 7000 SoC的Vivado基本設計流程 190 7.1 創建新的工程 190 7.2 使用IP集成器創建處理器系統 192 7.3 生成頂層HDL並匯出設計到SDK 197 7.4 創建應用測試程式 199 7.5 設計驗證 202 7.5.1 驗證前的硬體平臺準備 202 7.5.2 設計驗證的具體實現 203 7.6 SDK調試工具的使用 205 7.6.1 打開前面的設計工程 205 7.6.2 導入工程到SDK 205 7.6.3 建立新的記憶體測試工程 205 7.6.4 運行記憶體測試工程 206 7.6.5 調試記憶體測試工程 207 7.7 SDK性能分析工具

209 第8章 Arm GPIO的原理和控制實現 213 8.1 GPIO模組原理 213 8.1.1 GPIO介面及功能 214 8.1.2 GPIO程式設計流程 217 8.1.3 I/O介面 218 8.1.4 部分寄存器說明 218 8.1.5 底層讀/寫函數說明 220 8.1.6 GPIO的API函數說明 220 8.2 Vivado環境下MIO讀/寫控制的實現 221 8.2.1 調用底層讀/寫函數編寫GPIO應用程式 221 8.2.2 調用API函數編寫控制GPIO應用程式 224 8.3 Vivado環境下EMIO讀/寫控制的實現 226 8.3.1 調用底層讀/寫函數

編寫GPIO應用程式 227 8.3.2 調用API函數編寫控制GPIO應用程式 232 第9章 Cortex - A9異常與中斷原理及實現 236 9.1 異常原理 236 9.1.1 異常類型 237 9.1.2 異常處理 241 9.1.3 其他異常控制碼 242 9.1.4 Linux異常程式流 243 9.2 中斷原理 244 9.2.1 外部插斷要求 244 9.2.2 Zynq - 7000 SoC內的中斷環境 247 9.2.3 中斷控制器的功能 248 9.3 Vivado環境下中斷系統的實現 252 9.3.1 Cortex - A9處理器中斷及異常初始化流程 252 9

.3.2 Cortex - A9 GPIO控制器初始化流程 252 9.3.3 匯出硬體設計到SDK 253 9.3.4 創建新的應用工程 253 9.3.5 運行應用工程 256 第10章 Cortex - A9計時器原理及實現 257 10.1 計時器系統架構 257 10.1.1 CPU私有計時器和看門狗計時器 257 10.1.2 全域計時器/計數器 258 10.1.3 系統級看門狗計時器 259 10.1.4 3重計時器/計數器 261 10.1.5 I/O信號 264 10.2 Vivado環境下計時器的控制實現 264 10.2.1 打開前面的設計工程 265 10.2.2

創建SDK軟體工程 265 10.2.3 運行軟體應用工程 267 第11章 Cortex - A9 DMA控制器原理及實現 268 11.1 DMA控制器架構 268 11.2 DMA控制器功能 271 11.2.1 考慮AXI交易的因素 272 11.2.2 DMA管理器 273 11.2.3 多通道資料FIFO（MFIFO） 274 11.2.4 記憶體―記憶體交易 274 11.2.5 PL外設AXI交易 274 11.2.6 PL外設請求介面 275 11.2.7 PL外設長度管理 276 11.2.8 DMAC長度管理 277 11.2.9 事件和中斷 278 11.2.10 異

常終止 278 11.2.11 安全性 280 11.2.12 IP配置選項 282 11.3 DMA控制器程式設計指南 282 11.3.1 啟動控制器 282 11.3.2 執行DMA傳輸 282 11.3.3 插斷服務常式 282 11.3.4 寄存器描述 283 11.4 DMA引擎程式設計指南 284 11.4.1 寫微代碼程式設計用於AXI交易的CCRx 284 11.4.2 記憶體到記憶體傳輸 284 11.4.3 PL外設DMA傳輸長度管理 287 11.4.4 使用一個事件重新啟動DMA通道 289 11.4.5 中斷一個處理器 289 11.4.6 指令集參考 290 11

.5 程式設計限制 291 11.6 系統功能之控制器重定配置 292 11.7 I/O介面 293 11.7.1 AXI主介面 293 11.7.2 外設請求介面 293 11.8 Vivado環境下DMA傳輸的實現 294 11.8.1 DMA控制器初始化流程 295 11.8.2 中斷控制器初始化流程 295 11.8.3 中斷服務控制碼處理流程 296 11.8.4 匯出硬體設計到SDK 296 11.8.5 創建新的應用工程 297 11.8.6 運行軟體應用工程 303 第12章 Cortex - A9安全性擴展 305 12.1 TrustZone硬體架構 305 12.1.1

多核系統的安全性擴展 307 12.1.2 普通世界和安全世界的交互 307 12.2 Zynq - 7000 APU內的TrustZone 308 12.2.1 CPU安全過渡 309 12.2.2 CP15寄存器存取控制 310 12.2.3 MMU安全性 310 12.2.4 L1緩存安全性 311 12.2.5 安全異常控制 311 12.2.6 CPU調試TrustZone存取控制 311 12.2.7 SCU寄存器存取控制 312 12.2.8 L2緩存中的TrustZone支持 312 第13章 Cortex - A9 NEON原理及實現 313 13.1 SIMD 313

13.2 NEON架構 315 13.2.1 與VFP的共性 315 13.2.2 資料類型 316 13.2.3 NEON寄存器 316 13.2.4 NEON指令集 318 13.3 NEON C編譯器和彙編器 319 13.3.1 向量化 319 13.3.2 檢測NEON 319 13.4 NEON優化庫 320 13.5 SDK工具提供的優化選項 321 13.6 使用NEON內聯函數 324 13.6.1 NEON資料類型 325 13.6.2 NEON內聯函數 325 13.7 優化NEON彙編器代碼 327 13.8 提高記憶體訪問效率 328 13.9 自動向量化實現 329

13.9.1 匯出硬體設計到SDK 329 13.9.2 創建新的應用工程 330 13.9.3 運行軟體應用工程 331 13.10 NEON彙編代碼實現 331 13.10.1 匯出硬體設計到SDK 331 13.10.2 創建新的應用工程 332 13.10.3 運行軟體應用工程 333 第14章 Cortex - A9外設模組結構及功能 334 14.1 DDR記憶體控制器 334 14.1.1 DDR記憶體控制器介面及功能 335 14.1.2 AXI記憶體介面 337 14.1.3 DDR核和交易調度器 338 14.1.4 DDRC仲裁 338 14.1.5 DDR記憶體控制

器PHY 340 14.1.6 DDR初始化和標定 340 14.1.7 改錯碼 341 14.2 靜態記憶體控制器 342 14.2.1 靜態記憶體控制器介面及功能 343 14.2.2 靜態記憶體控制器和記憶體的信號連接 344 14.3 四 - SPI Flash控制器 345 14.3.1 四 - SPI Flash控制器功能 347 14.3.2 四 - SPI Flash控制器回饋時鐘 349 14.3.3 四 - SPI Flash控制器介面 349 14.4 SD/SDIO外設控制器 351 14.4.1 SD/SDIO控制器功能 352 14.4.2 SD/SDIO控制器傳輸

協議 353 14.4.3 SD/SDIO控制器埠信號連接 356 14.5 USB主機、設備和OTG控制器 356 14.5.1 USB控制器介面及功能 358 14.5.2 USB主機操作模式 361 14.5.3 USB設備操作模式 363 14.5.4 USB OTG操作模式 365 14.6 吉比特乙太網控制器 365 14.6.1 吉比特乙太網控制器介面及功能 367 14.6.2 吉比特乙太網控制器介面程式設計嚮導 368 14.6.3 吉比特乙太網控制器介面信號連接 372 14.7 SPI控制器 373 14.7.1 SPI控制器的介面及功能 374 14.7.2 SPI控制

器時鐘設置規則 376 14.8 CAN控制器 376 14.8.1 CAN控制器介面及功能 377 14.8.2 CAN控制器操作模式 379 14.8.3 CAN控制器消息保存 380 14.8.4 CAN控制器接收篩檢程式 381 14.8.5 CAN控制器程式設計模型 382 14.9 UART控制器 383 14.10 I2C控制器 387 14.10.1 I2C速度控制邏輯 388 14.10.2 I2C控制器的功能和工作模式 388 14.11 XADC轉換器介面 390 14.11.1 XADC轉換器介面及功能 391 14.11.2 XADC命令格式 392 14.11.3

供電感測器報警 392 14.12 PCI - E介面 393 第15章 Zynq - 7000內的可程式設計邏輯資源 395 15.1 可程式設計邏輯資源概述 395 15.2 可程式設計邏輯資源功能 396 15.2.1 CLB、Slice和LUT 396 15.2.2 時鐘管理 396 15.2.3 塊RAM 398 15.2.4 數位信號處理 - DSP Slice 398 15.2.5 輸入/輸出 399 15.2.6 低功耗串列收發器 400 15.2.7 PCI - E模組 401 15.2.8 XADC（類比 - 數位轉換器） 402 15.2.9 配置 402 第16章

Zynq - 7000內的互聯結構 404 16.1 系統互聯架構 404 16.1.1 互聯模組及功能 404 16.1.2 資料路徑 406 16.1.3 時鐘域 407 16.1.4 連線性 408 16.1.5 AXI ID 409 16.1.6 寄存器概述 409 16.2 服務品質 410 16.2.1 基本仲裁 410 16.2.2 不錯QoS 410 16.2.3 DDR埠仲裁 411 16.3 AXI_HP介面 411 16.3.1 AXI_HP介面結構及特點 411 16.3.2 介面資料寬度 415 16.3.3 交易類型 416 16.3.4 命令交替和重新排序 416

16.3.5 性能優化總結 416 16.4 AXI_ACP介面 417 16.5 AXI_GP介面 418 16.6 AXI信號總結 418 16.7 PL介面選擇 422 16.7.1 使用通用主設備埠的Cortex - A9 423 16.7.2 通過通用主設備的PS DMA控制器（DMAC） 423 16.7.3 通過高性能介面的PL DMA 426 16.7.4 通過AXI ACP的PL DMA 426 16.7.5 通過通用AXI從（GP）的PL DMA 426 第17章 Zynq - 7000 SoC內定制簡單AXI - Lite IP 429 17.1 設計原理 429 1

7.2 定制AXI - Lite IP 429 17.2.1 創建定制IP範本 429 17.2.2 修改定制IP設計範本 432 17.2.3 使用IP封裝器封裝外設 436 17.3 打開並添加IP到設計中 440 17.3.1 打開工程和修改設置 440 17.3.2 添加定制IP到設計 442 17.3.3 添加XDC約束檔 445 17.4 匯出硬體到SDK 446 17.5 建立和驗證軟體應用工程 446 17.5.1 建立應用工程 447 17.5.2 下載硬體位元流檔到FPGA 449 17.5.3 運行應用工程 450 第18章 Zynq - 7000 SoC內定制複雜AX

I Lite IP 451 18.1 設計原理 451 18.1.1 VGA IP核的設計原理 451 18.1.2 移位暫存器IP核的設計原理 453 18.2 定制VGA IP核 454 18.2.1 創建定制VGA IP範本 454 18.2.2 修改定制VGA IP範本 455 18.2.3 使用IP封裝器封裝VGA IP 459 18.3 定制移位暫存器IP核 460 18.3.1 創建定制SHIFTER IP範本 460 18.3.2 修改定制SHIFTER IP範本 462 18.3.3 使用IP封裝器封裝SHIFTER IP 463 18.4 打開並添加IP到設計中 464 1

8.4.1 打開工程和修改設置 464 18.4.2 添加定制IP到設計 466 18.4.3 添加XDC約束檔 470 18.5 匯出硬體到SDK 471 18.6 建立和驗證軟體工程 472 18.6.1 建立應用工程 472 18.6.2 下載硬體位元流檔到FPGA 476 18.6.3 運行應用工程 477 第19章 Zynq - 7000 AXI HP資料傳輸原理及實現 478 19.1 設計原理 478 19.2 構建硬體系統 479 19.2.1 打開工程和修改設置 479 19.2.2 添加並連接AXI DMA IP核 480 19.2.3 添加並連接FIFO IP核 482

19.2.4 連接DMA中斷到PS 485 19.2.5 驗證和建立設計 487 19.3 建立和驗證軟體工程 487 19.3.1 匯出硬體到SDK 488 19.3.2 創建軟體應用工程 488 19.3.3 下載硬體位元流檔到FPGA 497 19.3.4 運行應用工程 497 第20章 Zynq - 7000 ACP資料傳輸原理及實現 499 20.1 設計原理 499 20.2 打開前面的設計工程 499 20.3 配置PS埠 499 20.4 添加並連接IP到設計 500 20.4.1 添加IP到設計 501 20.4.2 系統連接 501 20.4.3 分配位址空間 502

20.5 使用SDK設計和實現應用工程 504 20.5.1 創建新的軟體應用工程 504 20.5.2 導入應用程式 504 20.5.3 下載硬體位元流檔到FPGA 507 20.5.4 運行應用工程 508 第21章 Zynq - 7000軟體和硬體協同調試原理及實現 509 21.1 設計目標 509 21.2 ILA核原理 510 21.2.1 ILA觸發器輸入邏輯 510 21.2.2 多觸發器埠的使用 510 21.2.3 使用觸發器和存儲限制條件 510 21.2.4 ILA觸發器輸出邏輯 512 21.2.5 ILA資料捕獲邏輯 512 21.2.6 ILA控制與狀態邏輯

513 21.3 VIO核原理 513 21.4 構建協同調試硬體系統 514 21.4.1 打開前面的設計工程 514 21.4.2 添加定制IP 514 21.4.3 添加ILA和VIO核 515 21.4.4 標記和分配調試網路 516 21.5 生成軟體工程 518 21.6 S/H協同調試 520 第22章 Zynq - 7000 SoC啟動和配置原理及實現 527 22.1 Zynq - 7000 SoC啟動過程 527 22.2 Zynq - 7000 SoC啟動要求 527 22.2.1 供電要求 528 22.2.2 時鐘要求 528 22.2.3 復位要求 528 22.

2.4 模式引腳 528 22.3 Zynq - 7000 SoC內的BootROM 530 22.3.1 BootROM特性 530 22.3.2 BootROM頭部 531 22.3.3 啟動設備 535 22.3.4 BootROM多啟動和開機磁碟分割查找 538 22.3.5 調試狀態 539 22.3.6 BootROM後狀態 540 22.4 Zynq - 7000 SoC器件配置介面 543 22.4.1 描述功能 544 22.4.2 器件配置流程 545 22.4.3 配置PL 549 22.4.4 寄存器概述 550 22.5 生成SD卡鏡像檔並啟動 551 22.5.1

SD卡與XC7Z020介面設計 551 22.5.2 打開前面的設計工程 552 22.5.3 創建級啟動引導 553 22.5.4 創建SD卡啟動鏡像 553 22.5.5 從SD卡啟動引導系統 555 22.6 生成QSPI Flash鏡像並啟動 556 22.6.1 QSPI Flash介面 556 22.6.2 創建QSPI Flash鏡像 557 22.6.3 從QSPI Flash啟動引導系統 558 22.7 Cortex - A9雙核系統的配置和運行 558 22.7.1 構建雙核硬體系統工程 558 22.7.2 添加並互聯IP核 559 22.7.3 匯出硬體設計到SDK中

561 22.7.4 設置板級包支援路徑 561 22.7.5 建立FSBL應用工程 562 22.7.6 建立CPU0應用工程 562 22.7.7 建立CPU1板級支持包 566 22.7.8 建立CPU1應用工程 566 22.7.9 創建SD卡鏡像文件 570 22.7.10 雙核系統運行和測試 571 22.7.11 雙核系統的調試 571 第23章 Zynq - 7000 SoC內XADC原理及實現 574 23.1 ADC轉換器介面結構 574 23.2 ADC轉換器功能 575 23.2.1 XADC的命令格式 576 23.2.3 供電感測器報警 576 23.3 XAD

C IP核結構及信號 577 23.4 開發平臺上的XADC介面 578 23.5 在Zynq - 7000 SoC內構建數模混合系統 579 23.5.1 打開前面的設計工程 579 23.5.2 配置PS埠 579 23.5.3 添加並連接XADC IP到設計 580 23.5.4 查看位址空間 582 23.5.5 添加用戶約束檔 583 23.5.6 設計處理 583 23.6 使用SDK設計和實現應用工程 584 23.6.1 生成新的應用工程 584 23.6.2 導入應用程式 585 23.6.3 下載硬體位元流檔到FPGA 591 23.6.4 運行應用工程 591 第24章

Linux開發環境的構建 592 24.1 構建虛擬機器環境 592 24.2 安裝和啟動Ubuntu 14.04客戶機作業系統 595 24.2.1 新添加兩個磁片 595 24.2.2 設置CD/DVD（SATA） 596 24.2.3 安裝Ubuntu 14.04 597 24.2.4 更改Ubuntu 14.04作業系統啟動設備 600 24.2.5 啟動Ubuntu 14.04作業系統 600 24.2.6 添加搜索連結資源 600 24.3 安裝FTP工具 601 24.3.1 Windows作業系統下LeapFTP安裝 601 24.3.2 Ubuntu作業系統環境下FTP安裝

602 24.4 安裝和啟動SSH和GIT組件 603 24.4.1 安裝和啟動SSH組件 603 24.4.2 安裝和啟動GIT組件 604 24.5 安裝交叉編譯器環境 604 24.5.1 安裝32位支援工具包 604 24.5.2 安裝和設置SDK 2015.4工具 605 24.6 安裝和配置Qt集成開發工具 606 24.6.1 Qt集成開發工具功能 606 24.6.2 構建PC平臺Qt環境 607 24.6.3 構建Arm平臺Qt環境 613 第25章 構建Zynq - 7000 SoC內Ubuntu硬體運行環境 622 25.1 建立新的設計工程 622 25.2 添加I

P核路徑 623 25.3 構建硬體系統 623 25.3.1 添加和配置ZYNQ7 IP 624 25.3.2 添加和配置VDMA IP核 625 25.3.3 添加和配置AXI Display Controller IP核 626 25.3.4 添加和配置HDMI Transmitter IP核 627 25.3.5 添加和配置VGA IP核 627 25.3.6 連接用戶自訂IP核 627 25.3.7 添加和配置Processor System Reset IP核 630 25.3.8 連接系統剩餘部分 630 25.4 添加設計約束檔 632 25.5 匯出硬體檔 633 第26章

構建Zynq - 7000 SoC內Ubuntu軟體運行環境 635 26.1 u - boot原理及實現 635 26.1.1 下載u - boot源碼 635 26.1.2 u - boot檔結構 636 26.1.3 u - boot工作模式 637 26.1.4 u - boot啟動過程 637 26.1.5 編譯u - boot 650 26.1.6 連結指令檔結構 652 26.2 內核結構及編譯 654 26.2.1 內核結構 654 26.2.2 下載Linux內核源碼 655 26.2.3 內核版本 655 26.2.4 內核系統組態 655 26.2.5 Bootload

er 啟動過程 658 26.2.6 Linux內核啟動過程 660 26.2.7 編譯內核 662 26.3 設備樹原理及實現 662 26.3.1 設備樹概述 662 26.3.2 設備樹資料格式 663 26.3.3 設備樹的編譯 664 26.4 檔案系統原理及下載 664 26.5 生成Ubuntu啟動鏡像 665 26.5.1 生成FSBL檔 666 26.5.2 生成BOOT.bin開機檔案 666 26.5.3 製作SD卡 668 26.5.4 複製BOOT. bin文件 670 26.5.5 複製編譯後的內核檔 670 26.5.6 複製編譯後的設備樹檔 671 26.5.7

複製檔案系統 671 26.6 啟動Ubuntu作業系統 672 第27章 Linux環境下簡單字元設備驅動程式的開發 674 27.1 驅動程式的必要性 674 27.2 Linux作業系統下的設備檔案類型 675 27.3 Linux驅動的開發流程 676 27.4 驅動程式的結構框架 676 27.4.1 載入和卸載函數模組 676 27.4.2 字元設備中重要的資料結構和函數 677 27.5 編寫makefile檔 683 27.6 編譯驅動程式 684 27.7 編寫測試程式 685 27.8 運行測試程式 686 第28章 Linux環境下包含中斷機制驅動程式的開發 688

28.1 設計原理 688 28.2 編寫包含中斷處理的驅動代碼 688 28.2.1 驅動程式標頭檔 688 28.2.2 驅動的載入和卸載函數 689 28.2.3 file_operations初始化 691 28.3 編寫makefile檔 691 28.4 編譯驅動程式 692 28.5 測試驅動程式 693 第29章 Linux環境下影像處理系統的構建 694 29.1 系統整體架構和功能 694 29.2 OV5640攝像頭性能 695 29.2.1 攝像頭捕獲模組的硬體 696 29.2.2 SCCB介面規範 696 29.2.3 寫攝像頭模組寄存器操作 697 29.2.

4 讀攝像頭模組寄存器操作 698 29.2.5 攝像頭初始化流程 700 29.3 Vivado HLS實現拉普拉斯運算元濾波演算法的設計 701 29.3.1 Vivado HLS工具的性能和優勢 701 29.3.2 拉普拉斯演算法與HDL之間的映射 703 29.4 影像處理系統的整體構建 706 29.5 影像處理系統軟體的設計 708 29.5.1 Ubuntu桌面系統的構建 708 29.5.2 Qt影像處理程式的開發 708 29.6 內嵌影像處理系統測試 710 第30章 Zynq-7000 SoC上構建和實現Python應用 712 30.1 設計所需的硬體環境 712

30.2 構建PetaLinux開發環境 712 30.2.1 PetaLinx開發環境概述 712 30.2.2 安裝32位庫 714 30.2.3 安裝並測試tftp伺服器 714 30.2.4 下載並安裝PetaLinux 715 30.3 構建嵌入式系統硬體 717 30.3.1 下載並安裝Vivado 2018.2整合式開發環境 717 30.3.2 添加板級支援包檔 717 30.3.3 建立新的Vivado工程 717 30.3.4 構建硬體系統 718 30.4 構建嵌入式Python開發環境 721 30.5 構建PC端Python開發環境 723 30.6 伺服器和用戶端P

ython的開發 724 30.6.1 伺服器端Python的開發 725 30.6.2 用戶端Python的開發 726 30.7 設計驗證 728 30.7.1 啟動伺服器程式 728 30.7.2 啟動用戶端程式 729

矽膠3D列印應用至互動仿真教具於阻生智齒手術在下牙槽神經麻醉之設計研究

為了解決ddr原理的問題，作者陳韻萱 這樣論述：

目錄指導教授推薦書...........i口試委員會審定書...........ii致謝...........iii中文摘要...........ivAbstract...........v第一章 緒論...........11-1 研究背景與動機...........11-2 研究目的...........31-3 論文架構...........3第二章 文獻回顧...........52-1 教具在醫學培訓上之貢獻...........52-1-1 目前醫療培訓之現況...........52-1-2 目前教具在醫療培訓之運用...........72-2 教具設計和製作與其臨床驗證..

.........82-3 3D 列印在醫學教具上的應用及優勢...........212-4 阻生智齒手術治療之簡介...........272-4-1 阻生智齒生成原因...........272-4-2 阻生智齒拔除手術治療 282-4-3 阻生智齒拔除手術後的併發症 34第三章 研究方法 403-1 使用者訪談 413-1-1 訪談對象與人數 413-1-2 訪談進行方式 413-1-3 研究工具...........423-1-4 訪談分析...........443-2 材料仿真特性測試...........453-2-1 測試材質樣品...........453-2-

2 實驗設備...........483-2-3 實驗設計與流程...........513-2-4 實驗測試分析...........523-3 材料仿真問卷及訪談回饋...........533-3-1 受測者...........533-3-1 材料仿真使用者分析...........55第四章 研究結果...........574-1 訪談結果...........574-1-1 牙科學院學生在手術培訓教學之現況...........584-1-2 阻生智齒臨床手術遇到的困難與併發症...........594-2 材料仿真訪談及問卷結果...........604-2-1 材料仿真問

卷結果...........604-2-2 材料仿真訪談結果...........664-3 材料仿真特性測試結果...........714-3-4 仿真材料硬度測試結果...........714-3-1 仿真材料韌度測試結果...........794-4 前測結論...........854-4-1 訪談結論...........854-4-2 材料仿真問卷分析結論...........864-4-3 材料仿真訪談分析結論...........864-4-4 材料仿真特性測試結論...........87第五章 阻生智齒手術模擬模型之開發設計...........905-1 模型仿真設

計...........905-1-1 下顎齒模仿真...........905-1-2 下顎牙齦構造仿真...........915-2 模型互動設計...........925-3 使用者測試結果...........93第六章 結論與未來展望...........956-1 研究結論...........956-2 未來展望...........96附錄A - 仿真矽膠材料使用者測試回饋問卷...........103圖目錄圖1-1 論文架構圖...........4圖2-1 醫學院進行大型動物實驗...........5圖2-2 同學互相練習...........6圖2-3 使用電腦斷

層掃描在軟件中進行圖像處理...........8圖2-4 3D渲染圖像模型設計過程，以及列印模型...........9圖2-5 模擬先天性心臟手術的過程...........9圖2-6 調查結果...........11圖2-7 右眼組織虛擬模型...........12圖2-8 由矽膠列印出來眼球、眼肌、視神經和創神經組織...........13圖2-9 培訓模型，以及帶有光學標記的手術模型及導航系統...........13圖2-10 培訓程序：通過手術導航驗證植體的位置...........14圖2-11 定量分析的實驗設置...........18圖2-12 縫合AO2的主動脈拉

伸棒...........18圖2-13 定性反饋...........19圖2- 14 3D列印機...........22圖2-15 矽膠3D列印機...........22圖2-16 用3D列印兔唇教具...........23圖2-17 用3D列印斜視手術教具...........24圖2-18 3D列印教具與兔頭進行比較...........25圖2-19 阻生智齒...........28圖2-20 因牙骨質增生造成具有蘑菇狀的根...........29圖2-21 手術程序...........30圖2-22 將牙齒利用切牙術分為三個部分...........31圖2-23 手續

程序...........32圖2-24 注射角度須進入到翼狀下頜骨...........33圖2-25 針頭插入注射點...........33圖2-26 利用彎曲注射器針頭插入注射點...........34圖2-27 初步檢查得到的全景X光攝影檢查結果...........35圖2-28 CBCT結果...........36圖2-29 第二次CBCT...........37圖2-30 下牙槽神經（IAN）...........38圖2-31 左側下牙槽神經感知不足或缺失之區域...........39圖3-1 研究流程...........40圖3-2 3D列印打印結構.......

....46圖3-3 豬肉嘴邊肉部位...........47圖3-4 硬度測試樣本...........47圖3-5 韌度測試樣本...........47圖3-6 精度計重器...........48圖3-7 肖氏硬度計...........49圖3-8 硬度計工作原理...........49圖3-9 數顯式推拉力計...........50圖3-10 推拉力計工作原理...........50圖4-1 訪談牙醫師...........57圖4-2 實驗設備...........60圖4-3 牙醫師實際操作過程...........61圖4-4 訪談過程...........66圖4-5

矽膠硬度測試...........71圖4-6 豬肉硬度測試...........72圖4-7 硬度測試點...........72圖4-8 矽膠00-30與豬肉的硬度差...........74圖4-9 矽膠00-50與豬肉的硬度差...........75圖4-10 35%矽膠3D列印與豬肉的硬度差...........76圖4-11 50%矽膠3D列印與豬肉的硬度差...........77圖4-12 65%矽膠3D列印與豬肉的硬度差...........78圖4-13 80%矽膠3D列印與豬肉的硬度差...........79圖4-14 矽膠韌度測試...........80圖4-1

5 豬肉韌度測試...........80圖4-16 矽膠3D列印35%的韌度測試圖...........81圖4-17 矽膠3D列印50%的韌度測試圖...........81圖4-18 矽膠3D列印65%的韌度測試圖...........82圖4-19 矽膠3D列印80%的韌度測試圖...........82圖4-20 矽膠0030的韌度測試圖...........83圖4-21 矽膠0050的韌度測試圖...........83圖4-22 豬肉牙齦的韌度測試圖...........84圖4-24 豬肉牙肉肌肉組織的韌度測試圖...........84圖4-25 各矽膠與豬肉的牙齦硬度差.

..........88圖5-1 下顎骨骼及牙齒STL檔...........90圖5-2 3D列印之下顎骨骼及牙齒...........90圖5-3 3D矽膠3D列印仿真牙肉組織示意圖...........91圖5-4 矽膠3D列印仿真牙肉組織...........91圖5-5 互動設計示意圖...........92圖5-6 阻生智齒仿真教具...........92圖5-7 使用者測試過程...........94表目錄表2-1 調查問題與回饋...........10表2-2 外科手術模擬模型的弱點...........11表2-3 測試材質樣品...........15表2-4 觸覺

相似誤差值...........16表2-5 材質誤差值比較...........17表3-1 測試材料樣本...........46表4-1 使用者測試實驗人員列表...........62表4-2 摸起來與人體牙齦之硬度的滿意度...........62表4-3 摸起來與人體牙齦的彈性滿意度...........63表4-4 針頭插入之仿真質感...........63表4-5 針頭拔出之仿真質感...........64表4-6 刀片切開之仿真質感...........64表4-7 縫合之仿真質感...........65表4-8 整體仿真之各個材料排名...........65表4-9

硬度測試結果...........73表4-10 矽膠00-30與豬肉的硬度差...........73表4-11 矽膠00-50與豬肉的硬度差...........74表4-12 35%矽膠3D列印與豬肉的硬度差...........75表4-13 50%矽膠3D列印與豬肉的硬度差...........76表4-14 65%矽膠3D列印與豬肉的硬度差...........77表4-15 80%矽膠3D列印與豬肉的硬度差...........78