歡迎來到演算法、軟體和硬體三位一體的未來世界論文書籍站
I2C clock stretching的問題，透過圖書和論文來找解法和答案更準確安心。 我們找到下列懶人包和總整理
國立臺北科技大學 電機工程系 宋國明、于治平所指導 黃致融的 具串列通訊協定轉換與邊緣運算之前端閘道器晶片設計與實現 （2021），提出I2C clock stretching關鍵因素是什麼，來自於串列通訊協定、積體匯流排電路、通用非同步收發傳輸器、硬體封包加速、閘道器、感測器、邊緣運算、線性回歸、特殊應用積體電路、物聯網、FPGA。
除了I2C clock stretching，大家也想知道這些：
具串列通訊協定轉換與邊緣運算之前端閘道器晶片設計與實現
為了解決I2C clock stretching 的問題，作者黃致融 這樣論述：
摘 要 iAbstract iii誌 謝 v目 錄 vii表目錄 x圖目錄 xi第一章 緒論 11.1 研究動機與背景 11.2 研究概述 21.3 論文架構 3第二章 感測網路與通訊協定 42.1 感測網路閘道器基本架構 42.2 無線感測網路 52.3 Universal Asynchronous Receiver / Transmitter, UART 82.3.1 非同步串列通訊封包格式 82.3.2 UART與通訊介面定義 92.3.3 Baud-Rate 102.4 Inter-Integrated Circuit, I2C 102.4.1 I2C協定資料傳輸架構 112.4.2
I2C協定及其工作模式 132.5 邊緣運算架構 142.5.1 邊緣運算概要 142.5.2 線性回歸與最小平方法 142.5.3 類神經網路概要 182.5.4 類神經網路模型建立 20第三章 系統架構 213.1 整體設計架構 213.2 閘道器系統架構 223.2.1 UART協定與Baud-Rate取樣 233.2.2 位元組填充運算規則 243.2.3 無線感測器封包格式 253.2.4 Checksum計算方法 263.2.5 有線感測器封包格式 273.2.6 循環冗餘校驗(Cyclic Redundancy Check, CRC) 303.3 整合型封包設計 313.4
資料碰撞 323.4.1 載波監聽多重存取(Carrier Sense Multiple Access, CSMA) 333.4.2 仲裁機制(Arbitration) 333.5 邊緣運算單元 343.5.1 I2C Slave架構設計 353.5.2 簡單線性回歸模型 353.5.3 類神經網路模型訓練 383.6 數據監控顯示及自動初始化設計 393.7 數據儲存系統 43第四章 實驗結果與驗證 464.1 系統實作 464.2 Signal Tap Logic Analyzer驗證方法 494.3 UART封包分析與Checksum驗證 494.4 I2C感測封包分析與CRC數據校驗
514.5 整合式封包驗證 544.6 邊緣運算單元之模擬與驗證 55第五章 晶片設計與規則驗證 605.1 Cell-Based IC Design Flow 605.1.1 標準元件庫(Standard Cell Library) 615.2 前端設計(Front-End) 625.2.1 邏輯合成與最佳化(Logic Synthesis and Optimization) 625.2.2 形式等效性檢查(Formal Equivalence Checking, FEC) 635.2.3 閘位準模擬(Gate-Level Simulation) 635.3 後端設計(Back-End)
655.3.1 初始設定與設計規劃(Design Setup & Planning) 665.3.2 最佳化佈局與繞線(Place & Route with Optimization) 665.3.3 可製造性設計(Design for Manufacturing, DFM) 695.3.4 設計規範與電路佈局驗證(DRC & LVS) 695.3.5 佈局後模擬(Post-Layout Simulation) 705.4 晶片規格 71第六章 結論與未來研究方向 726.1 結論 726.2 未來研究方向 74參考文獻 75附 錄 79