歡迎來到演算法、軟體和硬體三位一體的未來世界論文書籍站
國立清華大學 電機工程學系 張慶元所指導 徐宏達的 一個針對系統晶片記憶體與邏輯電路的測試處理器 （2000），提出記憶體診斷偵測到硬體問題關鍵因素是什麼，來自於測試處理器、系統晶片測試、內建自我測試電路。
一個針對系統晶片記憶體與邏輯電路的測試處理器
為了解決記憶體診斷偵測到硬體問題 的問題，作者徐宏達 這樣論述：
在解決系統晶片的測試問題時，用內建的處理器來提供測試向量並接收回應向量是一種不錯的選擇。因為用處理器跑程式做測試相當有彈性，而且幾乎不需要額外的測試電路。但是用內建處理器來做測試需要比較多的測試時間，因為往往需要好幾個指令才能完成一個測試的步驟，例如在產生Pesudo Random Test Patterns時需要用二到三個指令，即2~3個clock cycles才能完成。可是用專門的硬體來做可以只花一個clock cycle的時間。本篇碩士論文對此作出改進以減少測試時間。在SOC的環境中，一個完整的測試系統包含Test Source/Sink，TAM (Test Ac
cess Mechanism) 以及Core Test Wrapper，針對這三個部分，本篇碩士論文提出了一個完整的測試架構，整個測試系統包含一個產生測試向量 (Test Patterns) 及擷取回應向量 (Output Response) 的測試處理器 (Test Processor) ， 利用系統晶片 (SOC) 上現有的匯流排 (On chip bus) 作為測試存取機制 (TAM)。所提出的測試處理器可扮演匯流排主級 (Bus Master) 或匯流排僕級 (Bus Slave) 的角色，當測試處理器要送出測試輸入向量及接收測試回應向量，它扮演匯流排主級的角色，當他偵測到錯誤時就變成
匯流排僕級，此時他將維持狀態並可提供錯誤資訊給其他匯流排主級以達成錯誤診斷的效果，為了減少測試所需的時間，測試處理器具有管線化 (pipeline) 的架構和七個針對高速測試所設計的指令，整個測試系統非常適合於快速的記憶體與邏輯電路測試，跟以處理器為基礎的測試方式比起來有效的降低了測試記憶體和邏輯電路所需的時間，本篇論文也提出了兩種針對邏輯電路的測試包裹電路 (Core Test Wrapper)，採用STUMPS架構，能對邏輯電路作有效的測試。在此篇論文，我們提出了一個完整的架構來解決系統晶片記憶體與邏輯電路的測試問題。可以快速的測試並達成診斷的效果，整個測試系統相當具有彈性: 包含了一個測
試處理器，系統晶片現有的On Chip Bus以及Core Test Wrapper。未來可針對如何有效提供Deterministic Patterns來做進一步的研究。