功耗計算的問題，透過圖書和論文來找解法和答案更準確安心。 我們找到下列懶人包和總整理

工程機械手冊·環衛與環保機械

為了解決功耗計算的問題，作者黃興華 這樣論述：

本書分為7篇，共35章，內容涵蓋環衛和環保機械7大類產品（清潔機械、垃圾收運機械、垃圾轉運機械、垃圾處理設備、汙水處理設備、污泥處理設備和除塵設備）以及環衛和環保機械設備選型與維護等內容。本書針對廣大環衛和環保機械專業工作者對環衛和環保機械設備選型、應用和維護管理的需要，考慮到行業工作的特點，每一篇內容既相對獨立又相互聯繫，方便不同業務範圍的管理及技術人員使用。   本書採用行業骨幹企業的資訊編寫，對主流環衛與環保機械設備的產品資料進行歸納提煉，以資料表格、圖形等形式展現，方便學習和使用。本書彙集了環衛與環保機械設備主要資料資料，資料較為齊全，內容與相關的環衛和環保機械設計

手冊、設計規範等書籍有一定的互補性，適用於環衛、環保運行及相關機械裝備製造行業從事機械裝備製造、運行和維修的管理及技術人員使用，也可供相關專業的工程技術人員以及大專院校的師生參考。

功耗計算進入發燒排行的影片

基於多主機的可拓展式邊緣計算閘道器模組化設計與實作

為了解決功耗計算的問題，作者馬浩威 這樣論述：

傳統的邊緣計算伺服器有固定的計算效能和硬體資源限制，當AIoT的邊緣感測器數量增加，其時間延遲會隨著AI服務需求而上升，一旦超過臨界將使系統運作產生困難。針對低功耗、彈性、可擴充AIoT應用需求，我們設計了一個多主機的AIoT 邊緣計算閘道器，可提供AIoT系統在邊緣端提供彈性化AI計算服務。此一閘道器由一個主控機結合N個可彈性擴充的AI加速從主機，組成成一個彈性架構的N+1的多主機系統。主控機具有快速開發以及佈署的能力，同時藉由負載平衡機制，將邊緣感測器資料串流分散至N個結合AI加速的從主機處理。我們以乳牛牧場管理AIoT應用作為主機的AIoT 邊緣計算閘道器系統的驗證。我們以乳牛偵測、乳

牛身分識別和乳牛發情行為辨識等三個AI服務來進行比較實驗。在一段固定時間內，兩個系統同樣運行三個AI服務程式，我們的系統的平均功耗僅為邊緣計算伺服器的21%。在彈性的比較實驗，多主機的AIoT 邊緣計算閘道器在計算需求不斷增加的情況下，藉由彈性增加從主機數量，仍可保持可靠的AI邊緣計算服務效能。實驗結果證明了使用低成本嵌入式平台所建置的多主機的AIoT 邊緣計算閘道器，具有耗電量低的優勢，並且還具備彈性擴充的優勢，更能適應經常變化AI服務的AIoT應用。

數字集成電路測試優化︰測試壓縮、測試功耗優化、測試調度

為了解決功耗計算的問題，作者李曉維 韓銀和 胡瑜 李佳 這樣論述：

本書內容涉及數字集成電路測試優化的三個主要方面︰測試壓縮、測試功耗優化、測試調度。包括測試數據壓縮的基本原理，激勵壓縮的有效方法，測試響應壓縮方法和電路結構；測試功耗優化的基本原理，靜態測試功耗優化方法，動態測試功耗優化；測試壓縮與測試功耗協同優化方法；測試壓縮與測試調度協同優化方法；並以國產64位高性能處理器（龍芯2E和2F）為例介紹了相關成果的應用。 全書闡述了作者及其科研團隊自主創新的研究成果和結論，對致力于數字集成電路測試與設計研究的科研人員（尤其是在讀研究生）具有較大的學術參考價值，也可用作集成電路專業的高等院校教師、研究生和高年級本科生的教學參考書。

FOREWORD 前言 第1章 緒論 1.1 測試優化方法簡介 1.2 測試優化中的關鍵問題 1.2.1 測試壓縮中X位的處理 1.2.2 快速功耗估計與測試功耗優化 1.2.3 測試外殼設計與測試調度算法 1.3 本書章節組織結構 參考文獻 第2章 測試激勵壓縮 2.1 測試激勵壓縮 2.1.1 測試激勵數據中的X位 2.1.2 激勵壓縮中的相關術語 2.1.3 激勵壓縮方法分類 2.2 基于Variable-Tail編碼的壓縮方法 2.2.1 激勵壓縮中的編碼設計 2.2.2 Variable-Tail編碼 2.2.3 實驗及分析 2.3

周期可重構測試壓縮方法 2.3.1 周期可重構技術及解壓縮電路結構 2.3.2 周期可重構MUX網絡的自動綜合算法 2.3.3 測試壓縮率分析 2.4 本章小結 參考文獻 第3章 測試響應壓縮 3.1 測試響應壓縮 3.1.1 響應壓縮中的相關術語 3.1.2 時間維和空間維混合壓縮和未知位 3.2 時空維混合壓縮方法 3.2.1 失效芯片中錯誤位分布及卷積編碼 3.2.2 改進的（n，n-1，m，d）卷積碼設計 3.2.3 壓縮電路的兩種不同實現形式 3.3 未知位容忍技術 3.4 診斷設計 3.5 混淆率方面的一些實驗結果 3.6 激勵壓縮和

響應壓縮的結合——商業EDA工具分析 3.7 本章小結 參考文獻 第4章 動態功耗估計 4.1 動態功耗模型 4.1.1 動態功耗來源 4.1.2 跳變功耗模型 4.1.3 UMCF電路模型 4.2 功耗敏感性分析 4.2.1 功耗敏感性分析方法 4.2.2 動態功耗敏感性分析 4.2.3 靜態功耗敏感性分析 4.2.4 敏感性分析應用 4.3 冒險共振及應用 4.3.1 冒險疊加現象 4.3.2 狀態空間壓縮 4.3.3 實驗及分析 4.4 上電瞬態功耗估計 4.4.1 電源門控方法 4.4.2 上電電流模型 4.4.3 遺傳算

法優化方法 4.4.4 實驗及分析 4.5 體系結構級功耗估計 4.5.1 體系結構級功耗估計 4.5.2 體系結構級功耗模型 4.5.3 實驗及分析 4.6 動態測試功耗估計 4.6.1 相關術語 4.6.2 動態測試功耗計算模型 4.7 本章小結 參考文獻 第5章 動態測試功耗優化 5.1 掃描測試功耗問題 5.2 移位與捕獲測試功耗 5.2.1 移位測試功耗分析 5.2.2 捕獲測試功耗分析 5.3 動態測試功耗優化方法分類 5.4 基于掃描鏈調整的動態測試功耗優化 5.4.1 基于可測試性設計的測試功耗優化方法相關研究 5.4.2

掃描單元分組連接技術 5.4.3 掃描鏈劃分與排序技術 5.4.4 移位功耗優化效果及硬件開銷實驗數據分析 5.5 基于測試向量調整的動態測試功耗優化 5.5.1 基于測試向量填充的動態測試功耗優化 5.5.2 基于測試向量排序的動態測試功耗優化 5.6 本章小結 參考文獻 第6章 靜態測試功耗優化 6.1 靜態功耗模型 6.2 靜態功耗估計 6.2.1 靜態功耗堆棧效應 6.2.2 靜態功耗查表估計法 6.2.3 模擬器實現及驗證 6.3 靜態測試功耗優化 6.3.1 基于X位的漏電流優化技術 6.3.2 掃描功耗閂鎖 6.4 本章小結

參考文獻 第7章 測試壓縮與測試功耗協同優化 7.1 基于隨機訪問掃描設計的協同優化 7.1.1 CSCD設計 7.1.2 效果分析 7.1.3 實驗及分析 7.2 基于測試向量填充的協同優化 7.2.1 主流編碼測試壓縮技術 7.2.2 低功耗測試壓縮基礎 7.2.3 基于選擇編碼方案的低功耗測試壓縮方案 7.2.4 實驗及分析 7.3 基于Variable-Tail編碼的協同優化 7.3.1 測試壓縮率優化 7.3.2 測試中移位功耗的優化 7.3.3 測試數據壓縮和測試功耗的協同優化 7.4 基于芯核並行外殼設計的協同優化 7.4.1

芯核測試外殼設計 7.4.2 串行測試外殼設計的代價 7.4.3 掃描切片重疊和部分重疊 7.4.4 並行外殼設計方法 7.4.5 實驗及分析 7.5 本章小結 參考文獻 第8章 系統芯片的測試調度 8.1 系統芯片測試簡介 8.2 測試訪問機制 8.2.1 基于總線的測試訪問機制 8.2.2 基于片上網絡的測試訪問機制 8.3 基于雙核掃描鏈平衡的測試調度 8.3.1 基于總線的測試調度相關研究 8.3.2 掃描鏈平衡設計 8.3.3 基于雙核掃描鏈平衡的測試調度方法 8.4 基于片上網絡的交錯式測試調度 8.4.1 片上網絡測試相關工作介

紹 8.4.2 低功耗片上網絡測試調度 8.4.3 實驗及分析 8.5 本章小結 參考文獻 第9章 測試向量集與測試流程優化 9.1 引言 9.2 測試向量集優化 9.2.1 固定型故障測試向量生成 9.2.2 時延故障測試向量生成 9.2.3 非壓縮模式下的測試向量集優化 9.2.4 壓縮模式下的測試向量集優化 9.3 測試流程優化 9.3.1 測試項目有效性 9.3.2 測試流程優化算法 9.3.3 實驗及分析 9.4 本章小結 參考文獻 第10章 測試優化技術在龍芯通用處理器中的應用 10.1 通用處理器DFT面臨的挑戰 10.2 測

試優化技術在龍芯2E中的應用 10.2.1 DFT方案設計總體框架結構 10.2.2 掃描設計 10.2.3 存儲器內建自測試 10.2.4 測試向量產生 10.2.5 邊界掃描設計 10.3 測試優化技術在龍芯2F中的應用 10.3.1 龍芯2F高性能通用處理器的測試難點 10.3.2 龍芯2F可測試性設計結構 10.3.3 支持實速測試的可測試性時鐘電路設計 10.3.4 實速測試的測試生成 10.3.5 掃描與混合測試壓縮結構設計 10.3.6 嵌入式存儲器內建自測試與診斷電路設計 10.3.7 邊界掃描結構設計 10.3.8 測試功

耗控制結構設計 10.3.9 測試向量生成與測試結果分析 10.3.10 與主流處理器DFT比較 10.4 本章小結 參考文獻 第11章 總結與展望 11.1 總結 11.2 展望 11.2.1 測試壓縮 11.2.2 測試功耗優化 11.2.3 測試調度 參考文獻 索引

輕量級高解析度分割卷積類神經網路之發展

為了解決功耗計算的問題，作者潘特羅 這樣論述：

最近用於圖像分割的最先進的端到端神經網絡在計算機視覺領域取得了巨大進步。然而，大多數模型沒有考慮設備約束，特別是對於邊緣計算和許多嵌入式系統設備。使用高端機器的實驗室開發模型與實際部署機器之間存在差距，在功耗、計算資源、存儲和處理速度方面可能受到高度限制。在本文中，我們回顧了最近最先進的模型，並確定了導致內存流量和計算瓶頸的痛點。我們提出了一種減少內存流量和浮點運算的網絡稀疏化和一種高分辨率卷積上採樣方法的組合，該方法可以在沒有或最小化棋盤偽影的情況下產生清晰的分割邊緣。我們將結果與在基準數據集中訓練的最先進的圖像分割模型進行比較。為了展示我們模型在資源受限設備中的功效，我們在 AMD GX

412HC SoC、AMD Ryzen Embedded R1505G 中部署了模型。